講演名 2015-12-01
メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成
上岡 真也(奈良先端大), 米田 友和(奈良先端大), 大和 勇太(奈良先端大), 井上 美智子(奈良先端大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) メモリセルの隣接パタン依存故障 (Neighborhoodpatternsensitivefaults : NPSF) とは,隣接するメモリセルの値や遷移に起因する故障モデルで,集積度の高い現在のメモリでは重要な故障モデルとして知られている.NPSFを検出するテストの一手法であるマルチバックグラウンドマーチテストは,マーチテストといくつかのバックグラウンド (Background : BG) を組合せたテストである.本研究ではNPSFを検出するマルチバックグラウンドマーチテストのテスト長の削減を目的とする.提案手法は,テストで使用するBGの順序と検出される故障の関係に着目して,冗長なBGを削減したBG列を自動生成する.実験結果ではNPSFを検出するBG列が自動生成可能であることを示す.またBG列を自動生成することで,BG数制約下で高い故障検出率を持つBG列が生成可能であることを示す.
抄録(英) The Neighborhood Pattern Sensitive Fault (NPSF) is widely discussed fault model for memories, and it occurs when a memory cell is influenced by a certain pattern of its neiborhood cells in the memory. The multi-background march test is one of test methods for NPSF, and it consists of several backgrounds and an operation sequence. However, the existing multi-background march tests are manually generated by experts to detect all NPSFs. The purpose of this paper is to reduce the test length of multi-background march test, and we present an automatic generation method of background sequence that removes redundant backgrounds by taking the relation between order of background and detected faults into account. Experimental results show that the proposed method can automatically generate the background pattern sequence for NPSF, and reaches high fault coverage under sequence length constraint.
キーワード(和) ランダムアクセスメモリ / メモリBIST / 隣接パタン依存故障 / マーチテスト
キーワード(英) Random access memory / Memory BIST / Neighborhood pattern sensitive fault / March test
資料番号 VLD2015-40,DC2015-36
発行日 2015-11-24 (VLD, DC)

研究会情報
研究会 VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM
開催期間 2015/12/1(から3日開催)
開催地(和) 長崎県勤労福祉会館
開催地(英) Nagasaki Kinro Fukushi Kaikan
テーマ(和) デザインガイア2015 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2015 -New Field of VLSI Design-
委員長氏名(和) 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専)
委員長氏名(英) Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.)
副委員長氏名(和) 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大)
副委員長氏名(英) Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.)
幹事氏名(和) 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大)
幹事氏名(英) Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.)
幹事補佐氏名(和) 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大)
幹事補佐氏名(英) Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials
本文の言語 JPN
タイトル(和) メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成
サブタイトル(和)
タイトル(英) Background Sequence Generation for Neighborhood Pattern Sensitive Fault Testing in Random Access Memories
サブタイトル(和)
キーワード(1)(和/英) ランダムアクセスメモリ / Random access memory
キーワード(2)(和/英) メモリBIST / Memory BIST
キーワード(3)(和/英) 隣接パタン依存故障 / Neighborhood pattern sensitive fault
キーワード(4)(和/英) マーチテスト / March test
第 1 著者 氏名(和/英) 上岡 真也 / Shin'ya Ueoka
第 1 著者 所属(和/英) 奈良先端科学技術大学院大学(略称:奈良先端大)
Nara Institute of Science and Technology(略称:NAIST)
第 2 著者 氏名(和/英) 米田 友和 / Tomokazu Yoneda
第 2 著者 所属(和/英) 奈良先端科学技術大学院大学(略称:奈良先端大)
Nara Institute of Science and Technology(略称:NAIST)
第 3 著者 氏名(和/英) 大和 勇太 / Yuta Yamato
第 3 著者 所属(和/英) 奈良先端科学技術大学院大学(略称:奈良先端大)
Nara Institute of Science and Technology(略称:NAIST)
第 4 著者 氏名(和/英) 井上 美智子 / Michiko Inoue
第 4 著者 所属(和/英) 奈良先端科学技術大学院大学(略称:奈良先端大)
Nara Institute of Science and Technology(略称:NAIST)
発表年月日 2015-12-01
資料番号 VLD2015-40,DC2015-36
巻番号(vol) vol.115
号番号(no) VLD-338,DC-339
ページ範囲 pp.19-24(VLD), pp.19-24(DC),
ページ数 6
発行日 2015-11-24 (VLD, DC)