| 講演名 | 2015-12-03 非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価 石川 達也(弘前大), 黒川 敦(弘前大), 今井 雅(弘前大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 同期式回路では，タイミング信号であるクロックが動作することにより一定周期でピーク電流が流れる．このピーク電流が原因となり，同期式回路では一定周波数の電磁波が発生しやすく，結果としてノイズが発生する．回路が大規模であるほど，ピーク電流が大きくなり，ノイズの発生が顕著になる．対して，非同期式回路では，レジスタ間で必要な箇所が必要な場合にのみ，要求－応答ハンドシェイクプロトコルに基づきタイミング信号が動作するので，電流は平坦化される．本研究では，現在の主流である同期式回路に代わり，ピーク電流を抑制できる非同期式回路を130nmプロセステクノロジによりバンドパスフィルタとして実装し，ノイズ特性を含めた性能を同期式回路と定量的に比較・評価する． |
| 抄録(英) | In synchronous circuits, peak currents flow at a constant frequency since a global clock signal which is a timing signal activates storage elements in the whole chip. Electromagnetic waves with the constant frequency may occur in synchronous circuits due to the peak currents. As a result, several noises occur. As a circuit size increases, the influence of the noises becomes remarkable since peak currents increase. On the other hand, in asynchronous circuits, peak currents are flattened since timing signals perform based on the request-and-acknowledge handshaking protocol only when and where they are needed between registers. In this research, we implemented some asynchronous bandpass filter circuits using 130nm process technology which can reduce peak currents, instead of synchronous circuits which are commonly used now. Then, their performances including the noise characteristics are compared with those of synchronous bandpass filter circuits. |
| キーワード(和) | ディペンダブル技術 / 非同期式回路 / フィルタ回路 / MOUSETRAP回路 / HSPICE / Verilog |
| キーワード(英) | Dependable Technology / Asynchronous Circuit / Filter Circuit / MOUSETRAP Circuit / HSPICE / Verilog |
| 資料番号 | VLD2015-68,DC2015-64 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Evaluation of Peak Current Reduction Bandpass Filter using Asynchronous Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ディペンダブル技術 / Dependable Technology |
| キーワード(2)（和/英） | 非同期式回路 / Asynchronous Circuit |
| キーワード(3)（和/英） | フィルタ回路 / Filter Circuit |
| キーワード(4)（和/英） | MOUSETRAP回路 / MOUSETRAP Circuit |
| キーワード(5)（和/英） | HSPICE / HSPICE |
| キーワード(6)（和/英） | Verilog / Verilog |
| 第 1 著者 氏名（和/英） | 石川 達也 / Tatsuya Ishikawa |
| 第 1 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 2 著者 氏名（和/英） | 黒川 敦 / Atsushi Kurokawa |
| 第 2 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 3 著者 氏名（和/英） | 今井 雅 / Masashi Imai |
| 第 3 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-68,DC2015-64 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.195-200(VLD), pp.195-200(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |