講演名 | 2015-10-26 三次元積層型浮動小数点積和演算器の回路分割手法の検討 細川 磨生(山形大), 多田 十兵衛(山形大), 江川 隆輔(東北大), 小林 広明(東北大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年,LSI の更なる性能向上の手段として3 次元積層技術が注目されている.三次元積層技術を用いて浮動小数点演算器を実装する場合,回路分割手法により性能が大きく変化する.本研究では,三次元積層型浮動小数点積和演算器のための回路分割手法を検討する.演算器内の部分積生成部,部分積圧縮部,およびシフタに着目した回路分割手法を提案し,提案手法に基づいて三次元積層型浮動小数点積和演算器を設計し性能を評価する.回路シミュレータによる評価の結果,提案手法を用いて設計された三次元積層型倍精度浮動小数点積和演算器は,二次元実装の場合と比較して最大21.7%の高速化を達成した. |
抄録(英) | |
キーワード(和) | 三次元積層 / 浮動小数点演算器 |
キーワード(英) | |
資料番号 | VLD2015-31,ICD2015-44,IE2015-66 |
発行日 | 2015-10-19 (VLD, ICD, IE) |
研究会情報 | |
研究会 | ICD / IE / VLD / IPSJ-SLDM |
---|---|
開催期間 | 2015/10/26(から2日開催) |
開催地(和) | 一の坊(作並温泉) |
開催地(英) | |
テーマ(和) | 画像認識、車載、および一般 |
テーマ(英) | |
委員長氏名(和) | 藤島 実(広島大) / 高村 誠之(NTT) / 松永 裕介(九大) / 福井 正博(立命館大) |
委員長氏名(英) | Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) / Yusuke Matsunaga(Kyushu Univ.) / Masahiro Fukui(Ritsumeikan Univ.) |
副委員長氏名(和) | 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) / 竹中 崇(NEC) |
副委員長氏名(英) | Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) / Takashi Takenana(NEC) |
幹事氏名(和) | 吉田 毅(広島大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) / 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) |
幹事氏名(英) | Takeshi Yoshida(Hiroshima Univ.) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) / Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) |
幹事補佐氏名(和) | 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 高橋 桂太(名大) / 河村 圭(KDDI研) / 谷口 一徹(立命館大) |
幹事補佐氏名(英) | Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Keita Takahashi(Nagoya Univ.) / Kei Kawamura(KDDI R&D Labs.) / Ittetsu Taniguchi(Ritsumeikan Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology |
---|---|
本文の言語 | JPN |
タイトル(和) | 三次元積層型浮動小数点積和演算器の回路分割手法の検討 |
サブタイトル(和) | |
タイトル(英) | Design of a 3-D Stacked Floating-point Fused Multiply-Add Unit |
サブタイトル(和) | |
キーワード(1)(和/英) | 三次元積層 |
キーワード(2)(和/英) | 浮動小数点演算器 |
第 1 著者 氏名(和/英) | 細川 磨生 / Maiki Hosokawa |
第 1 著者 所属(和/英) | 山形大学(略称:山形大) Yamagata University(略称:Yamagata Univ.) |
第 2 著者 氏名(和/英) | 多田 十兵衛 / Jubee Tada |
第 2 著者 所属(和/英) | 山形大学(略称:山形大) Yamagata University(略称:Yamagata Univ.) |
第 3 著者 氏名(和/英) | 江川 隆輔 / Rysuke Egawa |
第 3 著者 所属(和/英) | 東北大学(略称:東北大) Tohoku Unviersity(略称:Tohoku Univ.) |
第 4 著者 氏名(和/英) | 小林 広明 / Hiroaki Kobayashi |
第 4 著者 所属(和/英) | 東北大学(略称:東北大) Tohoku Unviersity(略称:Tohoku Univ.) |
発表年月日 | 2015-10-26 |
資料番号 | VLD2015-31,ICD2015-44,IE2015-66 |
巻番号(vol) | vol.115 |
号番号(no) | VLD-270,ICD-271,IE-272 |
ページ範囲 | pp.25-29(VLD), pp.25-29(ICD), pp.25-29(IE), |
ページ数 | 5 |
発行日 | 2015-10-19 (VLD, ICD, IE) |