| 講演名 | 2015-10-29 原子オーダー平坦なゲート絶縁膜/シリコン界面を導入したMOSFETの電気的特性 後藤 哲也(東北大), 黒田 理人(東北大), 諏訪 智之(東北大), 寺本 章伸(東北大), 小原 俊樹(東北大), 木本 大幾(東北大), 須川 成利(東北大), 鎌田 浩(ラピスセミコンダクタ宮城), 熊谷 勇喜(ラピスセミコンダクタ宮城), 渋沢 勝彦(ラピスセミコンダクタ宮城), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | シリコン表面原子オーダー平坦化技術を，テクノロジーノード0.22umのshallow trench isolation (STI)プロセス工程へ適用した．素子分離のシリコン酸化膜が存在するシリコンウェーハ上のシリコンのアクティブ領域を原子オーダー平坦化するには，シリコンとシリコン酸化膜との反応を抑え，さらに残留水分や酸素によるシリコン表面のエッチングを抑制することが不可欠である．このため，900℃程度以下で，かつ残留酸素や水分を30ppb以下にクリーン化したAr雰囲気によるアニールを導入した．また，原子オーダー平坦性の維持が可能なKr/O2プラズマを用いたラジカル酸化によりゲート絶縁膜を形成した．これにより，原子オーダー平坦なゲート絶縁膜/シリコン界面を有するCMOSFETが実現した．非常に多数のMOSFETの電気的特性を短時間で測定するテスト回路を作製し，CMOSFETの電気的特性の統計的分布を調べた．原子オーダー平坦界面を導入したことにより，特にnMOSFETのランダムテレグラフノイズに起因するノイズ電圧振幅が低減した． |
| 抄録(英) | Atomically flattening technology was introduced to the widely-used complementary metal oxide silicon (CMOS) process employing sallow trench isolation (STI) with 0.22 um technology. To obtain atomically flat Si surface for the wafer where device-isolation SiO2 film and Si coexist, both the reaction of Si with SiO2 and the etching of Si by residue gases of O2 and/or H2O should be suppressed. To realize this, the low-temperature atomically flattening technology was introduced using the developed ultraclean furnace where O2 and H2O residue gases can be reduced down to less than 30 ppb in Ar ambience. In addition, the gate oxide film was formed by the radical oxidation using the microwave excited Kr/O2 plasma to preserve atomic flatness at the gate insluator/Si interface. As a result, CMOSFETs having atomically flat gate insulator/Si interface were realized. The developed test array circuit was fabricated to statistically evaluate electrical characteristics of a very large number of MOSFETs in a short period of time. Thanks to the introduction of the atomically flat interface, gate source voltage noise amplitude originated from the random telegraph noise was reduced in nMOSFETs. |
| キーワード(和) | 原子オーダー平坦シリコン / シャロートレンチアイソレーション / ランダムテレグラフノイズ |
| キーワード(英) | Atomically Flat Si / Shallow Trench Isolation / Random Telegraph Noise |
| 資料番号 | SDM2015-74 |
| 発行日 | 2015-10-22 (SDM) |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2015/10/29(から2日開催) |
| 開催地（和） | 東北大学未来研 |
| 開催地（英） | Niche, Tohoku Univ. |
| テーマ（和） | プロセス科学と新プロセス技術 |
| テーマ（英） | Process Science and New Process Technology |
| 委員長氏名（和） | 大野 裕三(筑波大) |
| 委員長氏名（英） | Yuzou Oono(Univ. of Tsukuba) |
| 副委員長氏名（和） | 国清 辰也(ルネサス エレクトロニクス) |
| 副委員長氏名（英） | Tatsuya Kunikiyo(Renesas) |
| 幹事氏名（和） | 黒田 理人(東北大) |
| 幹事氏名（英） | Rihito Kuroda(Tohoku Univ.) |
| 幹事補佐氏名（和） | 山口 直(ルネサス エレクトロニクス) |
| 幹事補佐氏名（英） | Tadashi Yamaguchi(Renesas) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials |
|---|---|
| 本文の言語 | ENG-JTITLE |
| タイトル（和） | 原子オーダー平坦なゲート絶縁膜/シリコン界面を導入したMOSFETの電気的特性 |
| サブタイトル（和） | |
| タイトル（英） | Electrical Properties of MOSFETs Introducing Atomically Flat Gate Insulator/Silicon Interface |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 原子オーダー平坦シリコン / Atomically Flat Si |
| キーワード(2)（和/英） | シャロートレンチアイソレーション / Shallow Trench Isolation |
| キーワード(3)（和/英） | ランダムテレグラフノイズ / Random Telegraph Noise |
| 第 1 著者 氏名（和/英） | 後藤 哲也 / Tetsuya Goto |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 黒田 理人 / Rihito Kuroda |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 諏訪 智之 / Tomoyuki Suwa |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 4 著者 氏名（和/英） | 寺本 章伸 / Akinobu Teramoto |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 5 著者 氏名（和/英） | 小原 俊樹 / Toshiki Obara |
| 第 5 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 6 著者 氏名（和/英） | 木本 大幾 / Daiki Kimoto |
| 第 6 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 7 著者 氏名（和/英） | 須川 成利 / Shigetoshi Sugawa |
| 第 7 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 8 著者 氏名（和/英） | 鎌田 浩 / Yutaka Kamata |
| 第 8 著者 所属（和/英） | ラピスセミコンダクタ宮城株式会社(略称：ラピスセミコンダクタ宮城) LAPIS Semiconductor Miyagi Co., Ltd(略称：LAPIS Semi. Miyagi) |
| 第 9 著者 氏名（和/英） | 熊谷 勇喜 / Yuki Kumagai |
| 第 9 著者 所属（和/英） | ラピスセミコンダクタ宮城株式会社(略称：ラピスセミコンダクタ宮城) LAPIS Semiconductor Miyagi Co., Ltd(略称：LAPIS Semi. Miyagi) |
| 第 10 著者 氏名（和/英） | 渋沢 勝彦 / Katsuhiko Shibusawa |
| 第 10 著者 所属（和/英） | ラピスセミコンダクタ宮城株式会社(略称：ラピスセミコンダクタ宮城) LAPIS Semiconductor Miyagi Co., Ltd(略称：LAPIS Semi. Miyagi) |
| 発表年月日 | 2015-10-29 |
| 資料番号 | SDM2015-74 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | SDM-280 |
| ページ範囲 | pp.17-22(SDM), |
| ページ数 | 6 |
| 発行日 | 2015-10-22 (SDM) |