| 講演名 | 2015-08-24 半断線ビア抵抗を検出するためのスクライブライン搭載アレイTEG技術の開発 新川田 裕樹(ルネサス エレクトロニクス), 坪井 信生(ルネサス エレクトロニクス), 津田 淳史(ルネサス システムデザイン), 佐藤 伸吾(関西大), 山口 泰男(ルネサス エレクトロニクス), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 量産段階での活用を目指した狭いスクライブライン領域に搭載可能なアレイTEGを開発した。HSD-S(High sensitivity-Screening and Detection-decoder test structure in Scribe line)と名付けたアレイTEGを用い、40nm CMOS技術において試作した結果、通常のビア抵抗に比べ約160倍の抵抗上昇を示す半断線不良素子を検出し、位置同定を行った。本報告ではTEG構成、不良検出方法を述べ、半断線ビア検出結果、解析結果を紹介する。 |
| 抄録(英) | We introduce a new addressable test structure array using for mass production stage which is compacted doubly nesting array into Narrow Scribe Line which named as High sensitivity-Screening and Detection-decoder test structure in Scribe line (HSD-S). Abnormally high resistance as a soft failure via was detected and located in a 40nm CMOS technology. We captured a soft failure bit which had a high resistance via exhibiting over 160 times larger one. |
| キーワード(和) | スクライブライン / アレイTEG / 半断線 / BEOL / ビア抵抗 / 歩留 |
| キーワード(英) | Scribe line / array structure / soft failure / Back End Of Line / interconnect via / variability / yield |
| 資料番号 | SDM2015-58,ICD2015-27 |
| 発行日 | 2015-08-17 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | SDM / ICD |
|---|---|
| 開催期間 | 2015/8/24(から2日開催) |
| 開催地（和） | 熊本市 |
| 開催地（英） | Kumamoto City |
| テーマ（和） | 低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Low voltage/low power techniques, novel devices, circuits, and applications |
| 委員長氏名（和） | 大野 裕三(筑波大) / 藤島 実(広島大) |
| 委員長氏名（英） | Yuzou Oono(Univ. of Tsukuba) / Minoru Fujishima(Hiroshima Univ.) |
| 副委員長氏名（和） | 国清 辰也(ルネサス エレクトロニクス) / 日高 秀人(ルネサス エレクトロニクス) |
| 副委員長氏名（英） | Tatsuya Kunikiyo(Renesas) / Hideto Hidaka(Renesas) |
| 幹事氏名（和） | 黒田 理人(東北大) / 吉田 毅(広島大) |
| 幹事氏名（英） | Rihito Kuroda(Tohoku Univ.) / Takeshi Yoshida(Hiroshima Univ.) |
| 幹事補佐氏名（和） | 山口 直(ルネサス エレクトロニクス) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) |
| 幹事補佐氏名（英） | Tadashi Yamaguchi(Renesas) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 半断線ビア抵抗を検出するためのスクライブライン搭載アレイTEG技術の開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of a compacted doubly nesting array in Narrow Scribe Line aimed at detecting soft failures of interconnect via |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スクライブライン / Scribe line |
| キーワード(2)（和/英） | アレイTEG / array structure |
| キーワード(3)（和/英） | 半断線 / soft failure |
| キーワード(4)（和/英） | BEOL / Back End Of Line |
| キーワード(5)（和/英） | ビア抵抗 / interconnect via |
| キーワード(6)（和/英） | 歩留 / variability |
| キーワード(7)（和/英） | / yield |
| 第 1 著者 氏名（和/英） | 新川田 裕樹 / Hiroki Shinkawata |
| 第 1 著者 所属（和/英） | ルネサス エレクトロニクス株式会社(略称：ルネサス エレクトロニクス) Renesas Electronics Corporation(略称：REL) |
| 第 2 著者 氏名（和/英） | 坪井 信生 / Nobuo Tsuboi |
| 第 2 著者 所属（和/英） | ルネサス エレクトロニクス株式会社(略称：ルネサス エレクトロニクス) Renesas Electronics Corporation(略称：REL) |
| 第 3 著者 氏名（和/英） | 津田 淳史 / Atsushi Tsuda |
| 第 3 著者 所属（和/英） | ルネサス システムデザイン株式会社(略称：ルネサス システムデザイン) Renesas System Design Corporation(略称：RSD) |
| 第 4 著者 氏名（和/英） | 佐藤 伸吾 / Shingo Sato |
| 第 4 著者 所属（和/英） | 関西大学(略称：関西大) Kansai University(略称：Kansai) |
| 第 5 著者 氏名（和/英） | 山口 泰男 / Yasuo Yamaguchi |
| 第 5 著者 所属（和/英） | ルネサス エレクトロニクス株式会社(略称：ルネサス エレクトロニクス) Renesas Electronics Corporation(略称：REL) |
| 発表年月日 | 2015-08-24 |
| 資料番号 | SDM2015-58,ICD2015-27 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | SDM-190,ICD-191 |
| ページ範囲 | pp.7-10(SDM), pp.7-10(ICD), |
| ページ数 | 4 |
| 発行日 | 2015-08-17 (SDM, ICD) |