講演名 2015-08-25
[招待講演]high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS
山本 芳樹(ルネサス エレクトロニクス), 槇山 秀樹(ルネサス エレクトロニクス), 山下 朋弘(ルネサス エレクトロニクス), 尾田 秀一(ルネサス エレクトロニクス), 蒲原 史朗(ルネサス エレクトロニクス), 山口 泰男(ルネサス エレクトロニクス), 杉井 信之(日立), 水谷 朋子(東大), 小林 正治(東大), 平本 俊郎(東大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 薄膜BOX-SOI (SOTB: Silicon on Thin Buried oxide)を用いた超低リークアプリケーションの実証について報告する。Mid-gap仕事関数を持つP+-Poly/Hfゲート構造をNMOS,PMOS両方に適用し、基板バイアスの印加無しで0.2pA/umまでトランジスタリークを低減。低バラツキを維持することで、2Mbit-SRAMでもVDD=0.9V動作を保証し、100kGate,1Mbit-SRAM規模のChipで100nA/chipレベルの低リーク特性を実現した。
抄録(英) We demonstrate a cost effective 65-nm SOTB CMOS technology for ultra-low leakage applications. Novel single p+poly-Si/Hf/SiON gate stack of mid-gap work function and precise GIDL control achieved ultra-low leakage of 0.2 pA/µm, which corresponds to approx. 100nA/chip (100k gate logic). Now the SOTB technology can provide three options from ultra-low voltage to ultra-low leakage that covers a wide variety of applications in the Internet of Things (IoT) era.
キーワード(和) SOI / 薄膜BOX / 低スタンバイーリーク / SRAM
キーワード(英) SOI / thin BOX / Low Standby Leakage / SRAM
資料番号 SDM2015-67,ICD2015-36
発行日 2015-08-17 (SDM, ICD)

研究会情報
研究会 SDM / ICD
開催期間 2015/8/24(から2日開催)
開催地(和) 熊本市
開催地(英) Kumamoto City
テーマ(和) 低電圧/低消費電力技術、新デバイス・回路とその応用
テーマ(英) Low voltage/low power techniques, novel devices, circuits, and applications
委員長氏名(和) 大野 裕三(筑波大) / 藤島 実(広島大)
委員長氏名(英) Yuzou Oono(Univ. of Tsukuba) / Minoru Fujishima(Hiroshima Univ.)
副委員長氏名(和) 国清 辰也(ルネサス エレクトロニクス) / 日高 秀人(ルネサス エレクトロニクス)
副委員長氏名(英) Tatsuya Kunikiyo(Renesas) / Hideto Hidaka(Renesas)
幹事氏名(和) 黒田 理人(東北大) / 吉田 毅(広島大)
幹事氏名(英) Rihito Kuroda(Tohoku Univ.) / Takeshi Yoshida(Hiroshima Univ.)
幹事補佐氏名(和) 山口 直(ルネサス エレクトロニクス) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大)
幹事補佐氏名(英) Tadashi Yamaguchi(Renesas) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.)

講演論文情報詳細
申込み研究会 Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices
本文の言語 JPN
タイトル(和) [招待講演]high-k添加シングルp+Polyゲートを用いた超低リーク用途向け薄膜BOX-SOI CMOS
サブタイトル(和)
タイトル(英) [Invited Talk] Novel Single p+Poly-Si/Hf/SiON Gate Stack Technology on Silicon-on-Thin-Buried-Oxide (SOTB) for Ultra-Low Leakage Applications
サブタイトル(和)
キーワード(1)(和/英) SOI / SOI
キーワード(2)(和/英) 薄膜BOX / thin BOX
キーワード(3)(和/英) 低スタンバイーリーク / Low Standby Leakage
キーワード(4)(和/英) SRAM / SRAM
第 1 著者 氏名(和/英) 山本 芳樹 / Yoshiki Yamamoto
第 1 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 2 著者 氏名(和/英) 槇山 秀樹 / Hideki Makiyama
第 2 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 3 著者 氏名(和/英) 山下 朋弘 / Tomohiro Yamashita
第 3 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 4 著者 氏名(和/英) 尾田 秀一 / Hidekazu Oda
第 4 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 5 著者 氏名(和/英) 蒲原 史朗 / Shiro Kamohara
第 5 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 6 著者 氏名(和/英) 山口 泰男 / Yasuo Yamaguchi
第 6 著者 所属(和/英) ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス)
Renesas Electronics Corporation(略称:Renesas Electronics Corp.)
第 7 著者 氏名(和/英) 杉井 信之 / Nobuyuki Sugii
第 7 著者 所属(和/英) 株式会社日立製作所(略称:日立)
Hitachi, Ltd.(略称:Hitachi)
第 8 著者 氏名(和/英) 水谷 朋子 / Tomoko Mizutani
第 8 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UT)
第 9 著者 氏名(和/英) 小林 正治 / Masaharu Kobayashi
第 9 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UT)
第 10 著者 氏名(和/英) 平本 俊郎 / Toshiro Hiramoto
第 10 著者 所属(和/英) 東京大学(略称:東大)
The University of Tokyo(略称:UT)
発表年月日 2015-08-25
資料番号 SDM2015-67,ICD2015-36
巻番号(vol) vol.115
号番号(no) SDM-190,ICD-191
ページ範囲 pp.53-57(SDM), pp.53-57(ICD),
ページ数 5
発行日 2015-08-17 (SDM, ICD)