| 講演名 | 2015-08-04 Design Space Exploration of Computational Photography Accelerator ユッタコンキット ユッタコン(奈良先端大), トラン ティ ホン(奈良先端大), 高前田 伸也(奈良先端大), 中島 康彦(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Computational photography applications use image processing to extract quality improvement or addi- tional features. Instances of current implementation are refocusing and post-made depth of field for smartphones, optical manufacturing inspection for industrial. One key property of these applications is obtaining depth of objects from still image. Instead of using multiple cameras, a single 4D image that consists of collated micro images can directly extract the depth of objects by differentiating amongst multiple micro images. Though calculations inside a micro image is capable for parallelism but the far distance between comparison pair’s pixel on neighbor micro image is drastically obstruction. This Sparse Stencil memory access is the most hotspot for 4D image application’s algorithm. Recent mobile device especially smartphone also try to add 4D like’s features but obstructed with pro- cessing performance and also power consumption due to limited battery, thus either quality or resolution is too low. To overcome this, we proposed an accelerator, which operate along side with the main mobile processor. The appli- cations’s algorithm are analyzed, then we use conventional multicore processor simulator to conduct design space exploration. Result shows that, speed of cache is dominated the performance while size of cache is least effective. ROB size and amount of cores is the second priority. Furthermore by comparing the simulation with real hardware result, we found that not only parameters tuning on subject architectures but detail on internal architecture design is also essential to improve both performance and power efficiency. |
| キーワード(和) | |
| キーワード(英) | Architecture designSystem designComputational photographyStencil applicationMobile Processor |
| 資料番号 | CPSY2015-17 |
| 発行日 | 2015-07-28 (CPSY) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2015/8/4(から3日開催) |
| 開催地（和） | ビーコンプラザ(別府) |
| 開催地（英） | B-Con Plaza (Beppu) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 金川 信康(日立) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Nobuyasu Kanekawa(Hitachi) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Michiko Inoue(NAIST) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) |
| 幹事補佐氏名（和） | 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Design Space Exploration of Computational Photography Accelerator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Architecture designSystem designComputational photographyStencil applicationMobile Processor |
| 第 1 著者 氏名（和/英） | ユッタコンキット ユッタコン / Yuttakon Yuttakonkit |
| 第 1 著者 所属（和/英） | 奈良先端科学技術(略称：奈良先端大) Nara Institute of Science and Techonology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | トラン ティ ホン / Tran Thi Hong |
| 第 2 著者 所属（和/英） | 奈良先端科学技術(略称：奈良先端大) Nara Institute of Science and Techonology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 高前田 伸也 / Shinya Takamaeda |
| 第 3 著者 所属（和/英） | 奈良先端科学技術(略称：奈良先端大) Nara Institute of Science and Techonology(略称：NAIST) |
| 第 4 著者 氏名（和/英） | 中島 康彦 / Yasuhiko Nakashima |
| 第 4 著者 所属（和/英） | 奈良先端科学技術(略称：奈良先端大) Nara Institute of Science and Techonology(略称：NAIST) |
| 発表年月日 | 2015-08-04 |
| 資料番号 | CPSY2015-17 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-174 |
| ページ範囲 | pp.7-12(CPSY), |
| ページ数 | 6 |
| 発行日 | 2015-07-28 (CPSY) |