| 講演名 | 2015-08-04 データ転送の発行順序制御によるGPUプログラムの高速化 小野 和馬(名工大), 竹嶌 良(名工大), 津邑 公暁(名工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 理論演算性能の高いGPUに汎用計算を行わせるGPGPUが注目を集めている．このようなGPUプログラミング用に，NVIDIA社は並列計算アーキテクチャモデルとしてCUDAを提供している．CUDAでは，データ並列な処理を並行実行させるハードウェアサポートに加え，処理順依存のない，異なる関数を並行実行させるサポートも備えている．しかし，関数の効率的な並行実行のためには，プログラマは関数の実行順を適切に制御しなくてはならない．この問題を緩和する手法の1つとして，Kernel Reorderingが提案されている．しかしこの手法では制御対象にデータ転送を含めておらず，関数のみの実行順序を制御するため，本来並行実行可能なデータ転送と関数とが逐次実行される可能性がある．そこで本稿では，Kernel Reorderingを改良し，関数だけではなくそれに付随するデータ転送も含めて実行順序を制御する手法を提案する． |
| 抄録(英) | Utilizing a GPU to perform general purpose computation is called GPGPU. The high theoretical performance of GPU draws attention to GPGPU. For the GPU programming, CUDA supplies an architecture model for parallel processing. A CUDA-enabled GPU has hardware supports for executing different functions concurrently. For using the hardware supports efficiently, developers should troublesomely schedule the execution order of functions appropriately. Kernel Reordering is one of the studies for supporting the function-scheduling. However, Kernel Reordering does not handle data transfer, and data transfer and function execution are serialized even if they have no dependency each other. To address this problem, we improve Kernel Reordering to schedule not onlyfunctions but also data transfer. |
| キーワード(和) | GPGPU / CUDA / Concurrent Kernel Execution |
| キーワード(英) | GPGPU / CUDA / Concurrent Kernel Execution |
| 資料番号 | CPSY2015-23 |
| 発行日 | 2015-07-28 (CPSY) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2015/8/4(から3日開催) |
| 開催地（和） | ビーコンプラザ(別府) |
| 開催地（英） | B-Con Plaza (Beppu) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 金川 信康(日立) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Nobuyasu Kanekawa(Hitachi) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Michiko Inoue(NAIST) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) |
| 幹事補佐氏名（和） | 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データ転送の発行順序制御によるGPUプログラムの高速化 |
| サブタイトル（和） | |
| タイトル（英） | An Effective Scheduling of Data Transfer for GPU Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | GPGPU / GPGPU |
| キーワード(2)（和/英） | CUDA / CUDA |
| キーワード(3)（和/英） | Concurrent Kernel Execution / Concurrent Kernel Execution |
| 第 1 著者 氏名（和/英） | 小野 和馬 / Kazuma Ono |
| 第 1 著者 所属（和/英） | 名古屋工業大学(略称：名工大) Nagoya Institute of Technology(略称：Nagoya Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 竹嶌 良 / Ryo Takeshima |
| 第 2 著者 所属（和/英） | 名古屋工業大学(略称：名工大) Nagoya Institute of Technology(略称：Nagoya Inst. of Tech.) |
| 第 3 著者 氏名（和/英） | 津邑 公暁 / Tomoaki Tsumura |
| 第 3 著者 所属（和/英） | 名古屋工業大学(略称：名工大) Nagoya Institute of Technology(略称：Nagoya Inst. of Tech.) |
| 発表年月日 | 2015-08-04 |
| 資料番号 | CPSY2015-23 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-174 |
| ページ範囲 | pp.85-90(CPSY), |
| ページ数 | 6 |
| 発行日 | 2015-07-28 (CPSY) |