| 講演名 | 2015-06-17 大規模回路向けテストパタン集合最小化手法の高速化について 松永 裕介(九大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では大規模回路に適用可能なテストパタン集合最小化手法の高速化技術について述べる．具体的には，故障もしくは故障集合の検出条件に対する，十分割り当てと必要割 り当てという概念を提案し，それらを用いて，故障間の支配関係や両立関係の 検査を効率よく行うアルゴリズムを提案している． ベンチマーク回路を用いた評価実験の結果， 同様の処理を行う既存手法に比べて同等の解をはるかに高速に求めることに成功している．特に大規模な回路に対して高速化の効果が大きい． |
| 抄録(英) | This paper presents accelerating techniques for test pattern compaction algorithm applicable for large scale circuits. New concepts called `sufficient assignments' and `mandatory assignments' for fault detection are proposed. Novel algorithms checking fault dominance and fault compatibility utilizing these concepts are also described. The experimental results show that the proposed techniques achieve big speed up while maintainig the test compaction capability similar. |
| キーワード(和) | テストパタン生成 / テストパタン最小化 / 充足可能性判定問題 |
| キーワード(英) | test pattern generation / test pattern compaction / SAT |
| 資料番号 | CAS2015-5,VLD2015-12,SIP2015-36,MSS2015-5 |
| 発行日 | 2015-06-10 (CAS, VLD, SIP, MSS) |
| 研究会情報 | |
| 研究会 | MSS / CAS / SIP / VLD |
|---|---|
| 開催期間 | 2015/6/17(から2日開催) |
| 開催地（和） | 小樽商科大学 |
| 開催地（英） | Otaru University of Commerce |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 委員長氏名（和） | 山根 智(金沢大) / 田中 聡(村田製作所) / 宝珠山 治(NEC) / 松永 裕介(九大) |
| 委員長氏名（英） | Satoshi Yamane(Kanazawa Univ.) / Satoshi Tanaka(Murata) / Osamu Houshuyama(NEC) / Yusuke Matsunaga(Kyushu Univ.) |
| 副委員長氏名（和） | 名嘉村 盛和(琉球大) / 高橋 俊彦(新潟大) / 中静 真(千葉工大) / 奥田 正浩(北九州市大) / 竹中 崇(NEC) |
| 副委員長氏名（英） | Morikazu Nakamura(Univ. of Ryukyus) / Toshihiko Takahashi(Niigata Univ.) / Makoto Nakashizuka(Chiba Inst. of Tech.) / Masahiro Okuda(Univ. of Kitakyushu) / Takashi Takenana(NEC) |
| 幹事氏名（和） | 中田 充(山口大) / 豊嶋 伊知郎(東芝) / 山脇 大造(日立) / 越田 俊介(東北大) / 辻川 剛範(NEC) / 平林 晃(立命館大) / 冨山 宏之(立命館大) / 福田 大輔(富士通研) |
| 幹事氏名（英） | Mitsuru Nakata(Yamaguchi Univ.) / Ichiro Toyoshima(Toshiba) / Taizou Yamawaki(Hitachi) / Shunsuke Koshita(Tohoku Univ.) / Masanori Tsujikawa(NEC) / Akira Hirabayashi(Ritsumeikan Univ.) / Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) |
| 幹事補佐氏名（和） | 金城 秀樹(沖縄大) / 橘 俊宏(湘南工科大) / 中村 洋平(日立) / 宮田 高道(千葉工大) / 谷口 一徹(立命館大) |
| 幹事補佐氏名（英） | Hideki Kinjo(Okinawa Univ.) / Toshihiro Tachibana(Shonan Inst. of Tech.) / Yohei Nakamura(Hitachi) / Takamichi Miyata(Chiba Inst. of Tech.) / Ittetsu Taniguchi(Ritsumeikan Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Mathematical Systems Science and its applications / Technical Committee on Circuits and Systems / Technical Committee on Signal Processing / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大規模回路向けテストパタン集合最小化手法の高速化について |
| サブタイトル（和） | |
| タイトル（英） | Accelerating techniques for test pattern compaction for large circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テストパタン生成 / test pattern generation |
| キーワード(2)（和/英） | テストパタン最小化 / test pattern compaction |
| キーワード(3)（和/英） | 充足可能性判定問題 / SAT |
| 第 1 著者 氏名（和/英） | 松永 裕介 / Yusuke Matsunaga |
| 第 1 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 発表年月日 | 2015-06-17 |
| 資料番号 | CAS2015-5,VLD2015-12,SIP2015-36,MSS2015-5 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CAS-87,VLD-88,SIP-89,MSS-90 |
| ページ範囲 | pp.25-30(CAS), pp.25-30(VLD), pp.25-30(SIP), pp.25-30(MSS), |
| ページ数 | 6 |
| 発行日 | 2015-06-10 (CAS, VLD, SIP, MSS) |