講演名 | 2015-05-14 大規模回路向け最小テストパタン生成手法について 松永 裕介(九大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | |
抄録(英) | |
キーワード(和) | |
キーワード(英) | |
資料番号 | VLD2015-1 |
発行日 | 2015-05-07 (VLD) |
研究会情報 | |
研究会 | VLD / IPSJ-SLDM |
---|---|
開催期間 | 2015/5/14(から1日開催) |
開催地(和) | 北九州国際会議場 |
開催地(英) | Kitakyushu International Conference Center |
テーマ(和) | システム設計および一般 |
テーマ(英) | System Design, etc. |
委員長氏名(和) | 澁谷 利行(富士通研) / 福井 正博(立命館大) |
委員長氏名(英) | Toshiyuki Shibuya(Fujitsu Labs.) / Masahiro Fukui(Ritsumeikan Univ.) |
副委員長氏名(和) | 松永 裕介(九大) |
副委員長氏名(英) | Yusuke Matsunaga(Kyushu Univ.) |
幹事氏名(和) | 峯岸 孝行(三菱電機) / 冨山 宏之(立命館大) / 島村 光太郎(日立) / 杉原 真(九大) / 横山 昌生(シャープ) |
幹事氏名(英) | Noriyuki Minegishi(Mitsubishi Electric) / Hiroyuki Tomiyama(Ritsumeikan Univ.) / Kotaro Shimamura(Hitachi) / Makoto Sugihara(Kyushu Univ.) / Masao Yokoyama(Sharp) |
幹事補佐氏名(和) | 宮澤 武廣(三菱電機マイコン機器ソフトウエア) / 山本 亮(三菱電機) |
幹事補佐氏名(英) | Takehiro Miyazawa(MMS) / Ryo Yamamoto(Mitsubishi Electric) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology |
---|---|
本文の言語 | JPN |
タイトル(和) | 大規模回路向け最小テストパタン生成手法について |
サブタイトル(和) | |
タイトル(英) | A minimum test pattern set generation for large circuits |
サブタイトル(和) | |
キーワード(1)(和/英) | |
第 1 著者 氏名(和/英) | 松永 裕介 / Yusuke Matsunaga |
第 1 著者 所属(和/英) | 九州大学(略称:九大) Kyushu University(略称:Kyushu Univ.) |
発表年月日 | 2015-05-14 |
資料番号 | VLD2015-1 |
巻番号(vol) | vol.115 |
号番号(no) | VLD-21 |
ページ範囲 | pp.1-6(VLD), |
ページ数 | 6 |
発行日 | 2015-05-07 (VLD) |