| 講演名 | 2015-05-14 解析的配置におけるセルの重なりを考慮した半周近似配線長最小化のための劣勾配法の適用 岩崎 寛之(北九州市大), 宮下 弘(北九州市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 継続する微細加工技術の進展により集積回路の設計規模は増大しEDAにおける配置は依然重要な技術である。配置手法の中でも解析的配置がもっとも期待され研究されて来た。これまでに提案されてきた解析的配置は大きく分けてネットをクリークとみなしバネモデルに基づき2次関数を目的関数とする手法と半周近似配線長(HPWL)を微分可能なlog-sum-exp関数で近似して最適化する手法の2つである。これらの手法の目的関数は微分可能なため解析的に効率的に最適化できるという利点もある。一方, 配置結果の評価は通常, 微分可能ではない半周近似配線長で行われてきた。すでに劣勾配法を使って微分可能でないHPWLをそのまま最小化することを試みた。本論文ではこれをもとに配置処理で必須であるセルのオーバーラップを削減する手順をラグランジュ緩和を用いて劣勾配法の枠内で行う手法を提案する。小規模なテストデータに適用した結果も示す。 |
| 抄録(英) | Placement continues to be one of the most important tasks in electronic design automation (EDA) to handle the continual increase of integration density and scale of circuits. Among circuit placement methods researched to date, analytical placement approach is considered as the most promising one. It can be classified into two categories depending on the objective functions used in it. The former uses quadratic function which corresponds to mechanical energy of net formulated as spring model. While the latter uses approximated half-perimeter wirelength (HPWL) by differentiable nonlinear function such as log-sum-exp function. Although they have a merit that differentiable objective functions can be efficiently optimized, the quality of the resultant placement is estimated by total HPWL over all nets. We already proposed a subgradient method to minimize HPWL directly without approximating HPWL in circuit placement. On the basis of it, in this paper, we propose a method to minimize HPWL on the condition that cell overlap is smaller than given upper bound. Using Lagrangian relaxation, it can reduce cell overlap in the framework of the subgradient method. Finally an experimental result for a small test data also shown. |
| キーワード(和) | 配置 / 解析的配置 / 半周近似配線長 / 劣勾配法 / オーバーラップ / ラグランジュ緩和 |
| キーワード(英) | placement / analytical placement / half-perimeter wire length / subgradient method / overlap / Lagrangian relaxation |
| 資料番号 | VLD2015-2 |
| 発行日 | 2015-05-07 (VLD) |
| 研究会情報 | |
| 研究会 | VLD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2015/5/14(から1日開催) |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | システム設計および一般 |
| テーマ（英） | System Design, etc. |
| 委員長氏名（和） | 澁谷 利行(富士通研) / 福井 正博(立命館大) |
| 委員長氏名（英） | Toshiyuki Shibuya(Fujitsu Labs.) / Masahiro Fukui(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 松永 裕介(九大) |
| 副委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) |
| 幹事氏名（和） | 峯岸 孝行(三菱電機) / 冨山 宏之(立命館大) / 島村 光太郎(日立) / 杉原 真(九大) / 横山 昌生(シャープ) |
| 幹事氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Hiroyuki Tomiyama(Ritsumeikan Univ.) / Kotaro Shimamura(Hitachi) / Makoto Sugihara(Kyushu Univ.) / Masao Yokoyama(Sharp) |
| 幹事補佐氏名（和） | 宮澤 武廣(三菱電機マイコン機器ソフトウエア) / 山本 亮(三菱電機) |
| 幹事補佐氏名（英） | Takehiro Miyazawa(MMS) / Ryo Yamamoto(Mitsubishi Electric) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 解析的配置におけるセルの重なりを考慮した半周近似配線長最小化のための劣勾配法の適用 |
| サブタイトル（和） | |
| タイトル（英） | Use of the subgradient method to minimize half perimeter wirelength with consideration of cell overlap in analytical placement |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 配置 / placement |
| キーワード(2)（和/英） | 解析的配置 / analytical placement |
| キーワード(3)（和/英） | 半周近似配線長 / half-perimeter wire length |
| キーワード(4)（和/英） | 劣勾配法 / subgradient method |
| キーワード(5)（和/英） | オーバーラップ / overlap |
| キーワード(6)（和/英） | ラグランジュ緩和 / Lagrangian relaxation |
| 第 1 著者 氏名（和/英） | 岩崎 寛之 / Hiroyuki Iwasaki |
| 第 1 著者 所属（和/英） | 北九州市立大学(略称：北九州市大) The University of Kitakyushu(略称：The Univ. of Kitakyushu) |
| 第 2 著者 氏名（和/英） | 宮下 弘 / Hiroshi Miyashita |
| 第 2 著者 所属（和/英） | 北九州市立大学(略称：北九州市大) The University of Kitakyushu(略称：The Univ. of Kitakyushu) |
| 発表年月日 | 2015-05-14 |
| 資料番号 | VLD2015-2 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-21 |
| ページ範囲 | pp.7-12(VLD), |
| ページ数 | 6 |
| 発行日 | 2015-05-07 (VLD) |