| 講演名 | 2015-04-17 FPGAベースのソーティングアクセラレータの設計と実装 小林 諒平(東工大), 吉瀬 謙二(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ソーティングはデータベース，画像処理，データ圧縮といった様々なアプリケーションで必要とされる，非常に重要な計算カーネルであり，様々な高速化の手法が研究されている．我々は，FPGAを用いて高速にソーティングを実行するアクセラレータを提案する．FPGAを用いたアクセラレータは，アプリケーションに特化した演算パイプラインとデータ供給機構を実現する回路をFPGA上に実装することにより，CPUやGPUと比較して高い演算性能を達成できる．提案するFPGAアクセラレータはソーティングネットワーク，マージソートツリーという2つの手法を採用している．本稿では，提案したソーティングアクセラレータの設計と実装について詳細に述べる．提案したハードウェアを評価したところ，3.4GHzで動作するIntel Core i7-4770と比較して最大10.06倍の高速化を達成した． |
| 抄録(英) | Sorting is an extremely important computation kernel that has been tried to be accelerated in a lot of fields, such as database, image processing, data compression and so on. We propose an FPGA-based accelerator that executes sorting at high speed. FPGA-based accelerators can achieve higher computation performance than CPUs and GPUs, because designers can implement circuits that realize application-specific pipelined hardware and data supply system. Our proposed FPGA accelerator uses two approaches: “Sorting Network” and “Merge Sorter Tree”. In this paper, we detail design and implementation of the proposed sorting accelerator, and evaluate this performance. As a result, the sorting speed of the proposed hardware is up to 10.06x than Intel Core i7-4770 operating at 3.4GHz. |
| キーワード(和) | FPGA / アクセラレータ / ソーティング |
| キーワード(英) | FPGA / Accelerator / Sorting |
| 資料番号 | CPSY2015-5,DC2015-5 |
| 発行日 | 2015-04-10 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | DC / CPSY |
|---|---|
| 開催期間 | 2015/4/17(から1日開催) |
| 開催地（和） | 明治大学中野キャンパス 高層棟3F, 312教室 |
| 開催地（英） | |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | |
| 委員長氏名（和） | 金川 信康(日立) / 吉永 努(電通大) |
| 委員長氏名（英） | Nobuyasu Kanekawa(Hitachi) / Tsutomu Yoshinaga(Univ. of Electro-Comm.) |
| 副委員長氏名（和） | 井上 美智子(奈良先端大) / 安里 彰(富士通) / 中島 康彦(奈良先端大) |
| 副委員長氏名（英） | Michiko Inoue(NAIST) / Akira Asato(Fujitsu) / Yasuhiko Nakajima(NAIST) |
| 幹事氏名（和） | 岩田 浩司(鉄道総研) / 土屋 達弘(阪大) / 中野 浩嗣(広島大) / 入江 英嗣(電通大) |
| 幹事氏名（英） | Koji Iwata(RTRI) / Tatsuhiro Tsuthiya(Osaka Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Electro-Comm.) |
| 幹事補佐氏名（和） | / 井上 浩明(NEC) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | / Hiroaki Inoue(NEC) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing / Technical Committee on Computer Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAベースのソーティングアクセラレータの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of FPGA-based Sorting Accelerator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | アクセラレータ / Accelerator |
| キーワード(3)（和/英） | ソーティング / Sorting |
| 第 1 著者 氏名（和/英） | 小林 諒平 / Ryohei Kobayashi |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 吉瀬 謙二 / Kenji Kise |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2015-04-17 |
| 資料番号 | CPSY2015-5,DC2015-5 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-7,DC-8 |
| ページ範囲 | pp.25-30(CPSY), pp.25-30(DC), |
| ページ数 | 6 |
| 発行日 | 2015-04-10 (CPSY, DC) |