| 講演名 | 2015-04-17 グラフ処理向けCGRA in Cacheの提案 竹内 昌平(奈良先端大), TRAN Thi Hong(奈良先端大), 高前田 伸也(奈良先端大), 中島 康彦(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，グラフ処理の高速化や低電力化を目的としたCGRAが提案されている．しかし，CGRAは汎用プロセッサとは別にバスを介して接続されており，汎用プロセッサ-CGRA間のデータ移動などの前処理が原因でキャッシュミス回数が増加し，性能向上の妨げとなっている．そこで，データ移動を削減するために，CGRAを汎用プロセッサの持つキャッシュメモリに包含させたCGRA in Cacheの構成を提案する．本構成ではCGRAが持つローカルメモリと汎用プロセッサの持つL2キャッシュメモリを統合し，データを共有することでデータ移動を削減する．本稿ではCGRA in Cacheの構成と機能について述べ，代表的なグラフ処理である最短経路探索について，データ移動によるオーバヘッドを半分に削減した場合の見積もりを行った． |
| 抄録(英) | Recently, CGRA has been suggested high-speed and lower power consumption of graph processing. Generally, CGRA is connected via a bus to a different location from the general-purpose processor. So that, number of cache misses being increased by the pre-processing such as data transfer between general-purpose processor to CGRA, has become an obstacle to performance improvement. Therefore, in order to reduce data movement, we propose a structure of the CGRA in Cache which is included in the general-purpose processor's cache memory. This structure shares the L2 cache in general-purpose processor and local memory in CGRA, to reduce data movement. In this paper, we describe the structure and functions of the CGRA in Cache. Additionally, we estimated performance in the case where the overhead of data movement is reduced by half. |
| キーワード(和) | グラフ処理 / CGRA / アクセラレータ / キャッシュメモリ |
| キーワード(英) | Graph Processing / CGRA / Accelerator / Cache memory |
| 資料番号 | CPSY2015-7,DC2015-7 |
| 発行日 | 2015-04-10 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | DC / CPSY |
|---|---|
| 開催期間 | 2015/4/17(から1日開催) |
| 開催地（和） | 明治大学中野キャンパス 高層棟3F, 312教室 |
| 開催地（英） | |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 |
| テーマ（英） | |
| 委員長氏名（和） | 金川 信康(日立) / 吉永 努(電通大) |
| 委員長氏名（英） | Nobuyasu Kanekawa(Hitachi) / Tsutomu Yoshinaga(Univ. of Electro-Comm.) |
| 副委員長氏名（和） | 井上 美智子(奈良先端大) / 安里 彰(富士通) / 中島 康彦(奈良先端大) |
| 副委員長氏名（英） | Michiko Inoue(NAIST) / Akira Asato(Fujitsu) / Yasuhiko Nakajima(NAIST) |
| 幹事氏名（和） | 岩田 浩司(鉄道総研) / 土屋 達弘(阪大) / 中野 浩嗣(広島大) / 入江 英嗣(電通大) |
| 幹事氏名（英） | Koji Iwata(RTRI) / Tatsuhiro Tsuthiya(Osaka Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Electro-Comm.) |
| 幹事補佐氏名（和） | / 井上 浩明(NEC) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | / Hiroaki Inoue(NEC) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing / Technical Committee on Computer Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | グラフ処理向けCGRA in Cacheの提案 |
| サブタイトル（和） | |
| タイトル（英） | CGRA in Cache for Graph Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | グラフ処理 / Graph Processing |
| キーワード(2)（和/英） | CGRA / CGRA |
| キーワード(3)（和/英） | アクセラレータ / Accelerator |
| キーワード(4)（和/英） | キャッシュメモリ / Cache memory |
| 第 1 著者 氏名（和/英） | 竹内 昌平 / Shohei Takeuchi |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | TRAN Thi Hong / Thi Hong Tran |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 高前田 伸也 / Shinya Takamaeda |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 4 著者 氏名（和/英） | 中島 康彦 / Yasuhiko Nakashima |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 発表年月日 | 2015-04-17 |
| 資料番号 | CPSY2015-7,DC2015-7 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-7,DC-8 |
| ページ範囲 | pp.37-41(CPSY), pp.37-41(DC), |
| ページ数 | 5 |
| 発行日 | 2015-04-10 (CPSY, DC) |