講演名 | 2015-04-17 微小Alトンネル接合列内での接合特性の均一性向上を目指したSiO援用Dolan法の提案と評価 徳山 貴斗(電通大/CREST JST), 島田 宏(電通大/CREST JST), 水柿 義直(電通大/CREST JST), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 2層レジストで形成されるレジスト架橋構造と斜め蒸着を用いるDolan法は,微小トンネル接合の作製方法として広く利用されている。この方法では数十nmサイズのトンネル接合が実現されているが,レジスト架橋形状のばらつきが接合サイズのばらつきに及ぼす影響が,サイズを小さくするにつれ相対的に大きくなる。この影響を低減する方法として,我々はSiO援用Dolan法を提案している。この方法では,従来Dolan法よりも均一な接合サイズを実現できると期待される。本研究では,まずトンネル接合一次元配列の電気伝導特性から均一性を評価する方法について提案する。次に,従来Dolan法とSiO援用Dolan法により微小Alトンネル接合一次元配列を作製し,それらの電気的特性を比較することで,SiO援用Dolan法による均一性向上を示す。 |
抄録(英) | The Dolan technique has been widely used for mesoscopic device fabrication, in which tiny tunnel junctions are realized by electron-beam lithography with a bilayer resist followed by two-angle shadow evaporation. As the dimensions of tunnel junctions are miniaturized, fluctuation of lithography limits the uniformity of junctions. In this work, we propose a SiO-assisted Dolan technique as a method for improving the uniformity. We also propose an evaluation method of junction uniformity via electrical conduction properties of one-dimensional junction arrays. We experimentally demonstrate better junction uniformity of the SiO-assisted Dolan technique in comparison with those fabricated using the conventional one. |
キーワード(和) | Dolan法 / 微小トンネル接合 / 帯電効果 / 斜め蒸着 / 電子ビームリソグラフィ |
キーワード(英) | Dolan technique / tiny tunnel junctions / charging effect / shadow evaporation / electron-beam lithography |
資料番号 | ED2015-13 |
発行日 | 2015-04-09 (ED) |
研究会情報 | |
研究会 | ED |
---|---|
開催期間 | 2015/4/16(から2日開催) |
開催地(和) | 東北大通研ナノスピン実験施設 |
開催地(英) | Laboratory for Nanoelectronics and Spintronics |
テーマ(和) | 有機デバイス・酸化物デバイス・一般 |
テーマ(英) | |
委員長氏名(和) | 原 直紀(富士通研) |
委員長氏名(英) | Naoki Hara(Fujitsu Labs.) |
副委員長氏名(和) | 前澤 宏一(富山大) |
副委員長氏名(英) | Koichi Maezawa(Univ. of Toyama) |
幹事氏名(和) | 葛西 誠也(北大) / 松永 高治(NEC) |
幹事氏名(英) | Seiya Kasai(Hokkaido Univ.) / Koji Matsunaga(NEC) |
幹事補佐氏名(和) | 鈴木 寿一(北陸先端大) / 新井 学(新日本無線) |
幹事補佐氏名(英) | Toshikazu Suzuki(JAIST) / Manabu Arai(New JRC) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Electron Device |
---|---|
本文の言語 | JPN |
タイトル(和) | 微小Alトンネル接合列内での接合特性の均一性向上を目指したSiO援用Dolan法の提案と評価 |
サブタイトル(和) | |
タイトル(英) | SiO-assisted Dolan technique for fabrication of tiny Al tunnel junctions with improved uniformity |
サブタイトル(和) | |
キーワード(1)(和/英) | Dolan法 / Dolan technique |
キーワード(2)(和/英) | 微小トンネル接合 / tiny tunnel junctions |
キーワード(3)(和/英) | 帯電効果 / charging effect |
キーワード(4)(和/英) | 斜め蒸着 / shadow evaporation |
キーワード(5)(和/英) | 電子ビームリソグラフィ / electron-beam lithography |
第 1 著者 氏名(和/英) | 徳山 貴斗 / Takato Tokuyama |
第 1 著者 所属(和/英) | 電気通信大学/CREST JST(略称:電通大/CREST JST) The University of Electro-Communications/CREST JST(略称:UEC Tokyo/CREST JST) |
第 2 著者 氏名(和/英) | 島田 宏 / Hiroshi Shimada |
第 2 著者 所属(和/英) | 電気通信大学/CREST JST(略称:電通大/CREST JST) The University of Electro-Communications/CREST JST(略称:UEC Tokyo/CREST JST) |
第 3 著者 氏名(和/英) | 水柿 義直 / Yoshinao Mizugaki |
第 3 著者 所属(和/英) | 電気通信大学/CREST JST(略称:電通大/CREST JST) The University of Electro-Communications/CREST JST(略称:UEC Tokyo/CREST JST) |
発表年月日 | 2015-04-17 |
資料番号 | ED2015-13 |
巻番号(vol) | vol.115 |
号番号(no) | ED-5 |
ページ範囲 | pp.65-70(ED), |
ページ数 | 6 |
発行日 | 2015-04-09 (ED) |