講演名 | 2024-02-28 ダブルビア制約付きペア対称配線問題に対するSMTソルバを用いたテンプレート配線手法 徐 紫昂(東工大), 田湯 智(東工大), 高橋 篤司(東工大), モロンゴ マチュー(JEDAT), 南 誠(JEDAT), 西岡 克也(JEDAT), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | |
抄録(英) | |
キーワード(和) | |
キーワード(英) | |
資料番号 | VLD2023-102,HWS2023-62,ICD2023-91 |
発行日 | 2024-02-21 (VLD, HWS, ICD) |
研究会情報 | |
研究会 | VLD / HWS / ICD |
---|---|
開催期間 | 2024/2/28(から4日開催) |
開催地(和) | 沖縄県男女共同参画センター【てぃるる】会議室1・2・3 |
開催地(英) | |
テーマ(和) | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
テーマ(英) | |
委員長氏名(和) | 中武 繁寿(北九州市大) / 鈴木 大輔(三菱電機) / 池田 誠(東大) |
委員長氏名(英) | Shigetoshi Nakatake(Univ. of Kitakyushu) / Daisuke Suzuki(Mitsubishi Electric) / Makoto Ikeda(Univ. of Tokyo) |
副委員長氏名(和) | 桜井 祐市(日立) / 林 優一(奈良先端大) / 秋下 徹(ソニーセミコンダクタソリューションズ) / 若林 準人(ソニーセミコンダクタソリューションズ) |
副委員長氏名(英) | Yuichi Sakurai(Hitachi) / Yuichi Hayashi(NAIST) / Toru Akishita(Sony Semiconductor Solutions) / Hayato Wakabayashi(Sony Semiconductor Solutions) |
幹事氏名(和) | 笹川 幸宏(ソシオネクスト) / 今井 雅(弘前大) / 山本 弘毅(ソニーセミコンダクタソリューションズ) / 坂本 純一(産総研) / 吉原 義昭(キオクシア) / 宮地 幸祐(信州大) |
幹事氏名(英) | Yukihiro Sasagawa(Socionext) / Masashi Imai(Hirosaki Univ.) / Hirotake Yamamotoi(Sony Semiconductor Solutions) / Junichi Sakamoto(AIST) / Yoshiaki Yoshihara(Kioxia) / Kosuke Miyaji(Shinshu Univ.) |
幹事補佐氏名(和) | 西元 琢真(日立) / / 白井 僚(京大) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) |
幹事補佐氏名(英) | Takuma Nishimoto(Hitachi) / / Ryo Shirai(Kyoto Univ.) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
---|---|
本文の言語 | JPN |
タイトル(和) | ダブルビア制約付きペア対称配線問題に対するSMTソルバを用いたテンプレート配線手法 |
サブタイトル(和) | |
タイトル(英) | A Template Routing Method Using SMT Solver for Double Via-Constrained Pair Symmetric Routing Problem |
サブタイトル(和) | |
キーワード(1)(和/英) | |
第 1 著者 氏名(和/英) | 徐 紫昂 / Zuan Jo |
第 1 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of technology(略称:Tokyo Tech) |
第 2 著者 氏名(和/英) | 田湯 智 / Satoshi Tayu |
第 2 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of technology(略称:Tokyo Tech) |
第 3 著者 氏名(和/英) | 高橋 篤司 / Atsushi Takahashi |
第 3 著者 所属(和/英) | 東京工業大学(略称:東工大) Tokyo Institute of technology(略称:Tokyo Tech) |
第 4 著者 氏名(和/英) | モロンゴ マチュー / Mathieu Molongo |
第 4 著者 所属(和/英) | 株式会社ジーダット(略称:JEDAT) Japan EDA Technologies(略称:JEDAT) |
第 5 著者 氏名(和/英) | 南 誠 / Makoto Minami |
第 5 著者 所属(和/英) | 株式会社ジーダット(略称:JEDAT) Japan EDA Technologies(略称:JEDAT) |
第 6 著者 氏名(和/英) | 西岡 克也 / Katsuya Nishioka |
第 6 著者 所属(和/英) | 株式会社ジーダット(略称:JEDAT) Japan EDA Technologies(略称:JEDAT) |
発表年月日 | 2024-02-28 |
資料番号 | VLD2023-102,HWS2023-62,ICD2023-91 |
巻番号(vol) | vol.123 |
号番号(no) | VLD-390,HWS-391,ICD-392 |
ページ範囲 | pp.18-23(VLD), pp.18-23(HWS), pp.18-23(ICD), |
ページ数 | 6 |
発行日 | 2024-02-21 (VLD, HWS, ICD) |