講演名 2024-03-01
ガウス過程回帰に基づく薄膜強誘電体メムキャパシタのモデル化と評価
浦田 涼雅(京都工繊大), 篠田 太陽(龍谷大), 木村 睦(龍谷大), 新谷 道広(京都工繊大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 薄膜材料を用いた強誘電体メムキャパシタは,積和演算処理を低消費電力で実現可能な回路素子として注目を集めている.一方で,メムキャパシタには未解明な動作原理が多いことから,回路設計に必須となるSPICEモデルが存在しない課題がある.本研究では,実測値を用いたガウス過程回帰に基づくメムキャパシタモデリング手法を提案する.ガウス過程回帰を用いることで,動作原理が不明であったとしても実測値さえあれば,メムキャパシタの印加電圧履歴に応じて変化するヒステリシスを有する非線形容量特性をモデリング可能とし,さらにはSPICEモデルの標準言語であるVerilog-A言語記述することで市販SPICEでのシミュレーションを可能とする.実際に作成した強誘電体メムキャパシタを用いた評価実験においては,生成したモデルが実測をよく模擬できていることを示すとともに,ニューラルネットワーク回路の設計に用い,生成したモデルの回路設計適用の有用性を示す.
抄録(英) Ferroelectric memcapacitors using thin-film materials are attracting attention as a circuit element that can realize sum-of-products processing with ultra low power. On the other hand, memcapacitors have many unresolved operating principles, and SPICE models, which are indispensable for circuit design, do not exist. This study proposes a memcapacitor modeling method based on Gaussian process regression using measurement results. Using Gaussian process regression, nonlinear capacitance characteristics with hysteresis that change according to the applied voltage history of memcapacitors can be modeled as long as there are measured values, even if the operating principle is unknown, as long as the measured values are available. Furthermore, the Verilog-A language, which is the standard language for SPICE modeling, enables simulation with commercial SPICE simulator. In an evaluation experiment using measurement results of a ferroelectric memcapacitor, we show that the generated model can simulate the actual measurement well, and it is also used to design neural network circuits to demonstrate the usefulness of the generated model for circuit design.
キーワード(和) コンパクトモデリング / ガウス過程回帰 / メムキャパシタ
キーワード(英) Compact modeling / Gaussian process regression / Memcapacitor
資料番号 VLD2023-128,HWS2023-88,ICD2023-117
発行日 2024-02-21 (VLD, HWS, ICD)

研究会情報
研究会 VLD / HWS / ICD
開催期間 2024/2/28(から4日開催)
開催地(和) 沖縄県男女共同参画センター【てぃるる】会議室1・2・3
開催地(英)
テーマ(和) システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般
テーマ(英)
委員長氏名(和) 中武 繁寿(北九州市大) / 鈴木 大輔(三菱電機) / 池田 誠(東大)
委員長氏名(英) Shigetoshi Nakatake(Univ. of Kitakyushu) / Daisuke Suzuki(Mitsubishi Electric) / Makoto Ikeda(Univ. of Tokyo)
副委員長氏名(和) 桜井 祐市(日立) / 林 優一(奈良先端大) / 秋下 徹(ソニーセミコンダクタソリューションズ) / 若林 準人(ソニーセミコンダクタソリューションズ)
副委員長氏名(英) Yuichi Sakurai(Hitachi) / Yuichi Hayashi(NAIST) / Toru Akishita(Sony Semiconductor Solutions) / Hayato Wakabayashi(Sony Semiconductor Solutions)
幹事氏名(和) 笹川 幸宏(ソシオネクスト) / 今井 雅(弘前大) / 山本 弘毅(ソニーセミコンダクタソリューションズ) / 坂本 純一(産総研) / 吉原 義昭(キオクシア) / 宮地 幸祐(信州大)
幹事氏名(英) Yukihiro Sasagawa(Socionext) / Masashi Imai(Hirosaki Univ.) / Hirotake Yamamotoi(Sony Semiconductor Solutions) / Junichi Sakamoto(AIST) / Yoshiaki Yoshihara(Kioxia) / Kosuke Miyaji(Shinshu Univ.)
幹事補佐氏名(和) 西元 琢真(日立) / / 白井 僚(京大) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ)
幹事補佐氏名(英) Takuma Nishimoto(Hitachi) / / Ryo Shirai(Kyoto Univ.) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices
本文の言語 JPN
タイトル(和) ガウス過程回帰に基づく薄膜強誘電体メムキャパシタのモデル化と評価
サブタイトル(和)
タイトル(英) Modeling of Thin-Film Ferroelectric Memcapacitors Based on Gaussian Process Regression and its evaluation
サブタイトル(和)
キーワード(1)(和/英) コンパクトモデリング / Compact modeling
キーワード(2)(和/英) ガウス過程回帰 / Gaussian process regression
キーワード(3)(和/英) メムキャパシタ / Memcapacitor
第 1 著者 氏名(和/英) 浦田 涼雅 / Ryoga Urata
第 1 著者 所属(和/英) 京都工芸繊維大学(略称:京都工繊大)
Kyoto Institute of Technology(略称:KIT)
第 2 著者 氏名(和/英) 篠田 太陽 / Taiyo Shinoda
第 2 著者 所属(和/英) 龍谷大学(略称:龍谷大)
Ryukoku University(略称:Ryukoku Univ.)
第 3 著者 氏名(和/英) 木村 睦 / Mutsumi Kimura
第 3 著者 所属(和/英) 龍谷大学(略称:龍谷大)
Ryukoku University(略称:Ryukoku Univ.)
第 4 著者 氏名(和/英) 新谷 道広 / Michihiro Shintani
第 4 著者 所属(和/英) 京都工芸繊維大学(略称:京都工繊大)
Kyoto Institute of Technology(略称:KIT)
発表年月日 2024-03-01
資料番号 VLD2023-128,HWS2023-88,ICD2023-117
巻番号(vol) vol.123
号番号(no) VLD-390,HWS-391,ICD-392
ページ範囲 pp.151-156(VLD), pp.151-156(HWS), pp.151-156(ICD),
ページ数 6
発行日 2024-02-21 (VLD, HWS, ICD)