| 講演名 | 2024-02-29 Design of RISC-V SoC with Post-quantum Cryptographic Algorithm Acceleration 信 紀元(東大), 池田 誠(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | The foundational elements of the Internet of Things (IoT) are increasingly intricate and robust Systems-on-Chips (SoCs) seamlessly linked through advanced networks. This interconnected infrastructure serves as the catalyst for digital transformation across diverse domains, including industry automation, automotive, avionics, and healthcare. Also, because of the emergence of open-source RISC-V, anyone can design processors based on own needs for free, which leads SoC development more vigorous. However, the foreseeable advent of quantum computers introduces a looming risk to communication security. In the field of public-key cryptography, there is concern that existing public-key cryptography, will be compromised by quantum computers. For this reason, many studies are progressing on post-quantum cryptography (PQC), which is cryptography that cannot be solved in polynomial time, even by a quantum computer. In this paper, we proposed a RISC-V co-processor embedded with PQC algorithm hardware accelerator, which could significantly improve the speed of cryptographic computation on it. |
| キーワード(和) | |
| キーワード(英) | RISC-VPublic Key EncryptionPost-quantum EncryptionHardware Accelerator |
| 資料番号 | VLD2023-110,HWS2023-70,ICD2023-99 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |
| 研究会情報 | |
| 研究会 | VLD / HWS / ICD |
|---|---|
| 開催期間 | 2024/2/28(から4日開催) |
| 開催地（和） | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 委員長氏名（和） | 中武 繁寿(北九州市大) / 鈴木 大輔(三菱電機) / 池田 誠(東大) |
| 委員長氏名（英） | Shigetoshi Nakatake(Univ. of Kitakyushu) / Daisuke Suzuki(Mitsubishi Electric) / Makoto Ikeda(Univ. of Tokyo) |
| 副委員長氏名（和） | 桜井 祐市(日立) / 林 優一(奈良先端大) / 秋下 徹(ソニーセミコンダクタソリューションズ) / 若林 準人(ソニーセミコンダクタソリューションズ) |
| 副委員長氏名（英） | Yuichi Sakurai(Hitachi) / Yuichi Hayashi(NAIST) / Toru Akishita(Sony Semiconductor Solutions) / Hayato Wakabayashi(Sony Semiconductor Solutions) |
| 幹事氏名（和） | 笹川 幸宏(ソシオネクスト) / 今井 雅(弘前大) / 山本 弘毅(ソニーセミコンダクタソリューションズ) / 坂本 純一(産総研) / 吉原 義昭(キオクシア) / 宮地 幸祐(信州大) |
| 幹事氏名（英） | Yukihiro Sasagawa(Socionext) / Masashi Imai(Hirosaki Univ.) / Hirotake Yamamotoi(Sony Semiconductor Solutions) / Junichi Sakamoto(AIST) / Yoshiaki Yoshihara(Kioxia) / Kosuke Miyaji(Shinshu Univ.) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 白井 僚(京大) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Ryo Shirai(Kyoto Univ.) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Design of RISC-V SoC with Post-quantum Cryptographic Algorithm Acceleration |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / RISC-VPublic Key EncryptionPost-quantum EncryptionHardware Accelerator |
| 第 1 著者 氏名（和/英） | 信 紀元 / Jiyuan Xin |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：UTokyo) |
| 第 2 著者 氏名（和/英） | 池田 誠 / Makoto Ikeda |
| 第 2 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：UTokyo) |
| 発表年月日 | 2024-02-29 |
| 資料番号 | VLD2023-110,HWS2023-70,ICD2023-99 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | VLD-390,HWS-391,ICD-392 |
| ページ範囲 | pp.66-71(VLD), pp.66-71(HWS), pp.66-71(ICD), |
| ページ数 | 6 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |