| 講演名 | 2023-12-07 データパス並列化による高位合成スプライト描画処理ハードウェアの高性能化 大谷 優香(九工大), 山脇 彰(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々は高性能かつ低消費電力なモバイル端末の実現を目的に，アプリケーションごとに最適なハードウェアを動的に再構成できるモバイル端末アーキテクチャを提案し，そこでのゲームアプリ開発に利用可能な高位合成向けゲームライブラリを開発している．高位合成は，自動的にソフトウェアをハードウェアの動作記述へと変換する技術であるが，ハードウェア構成を考慮していないソフトウェアは大規模で低速な回路へと変換されてしまう．本稿は2 Dスプライトキャラクタの描画に対して，さらなる高性能なハードウェアを高位合成が生成できるように，ソフトウェア記述レベルで合成処理に並列化が施されるような記述の再構築を行う．そして，実機とシミュレータを用いた実験を通して，提案法の有効性を確認する．その結果，更なる並列化によって，ハードウェア規模が増加し，電力効率は36%低減してしまうが，約2倍の性能向上が達成しうることが分かった． |
| 抄録(英) | A mobile terminal architecture which can dynamically reconfigure the optimal hardware for each application can achieve higher performance and lower power consumption compared with a conventional one. We are developing a software game library so that the high-level synthesis, HLS, can automatically generate an efficient hardware module in such mobile terminals. The HLS library must be built with deep consideration of hardware organization. Otherwise, the HLS converts software into a large and slow hardware module. This paper focuses on the drawing of 2D sprite characters. Character movement is achieved by repeatedly compositing the background image and sprite image during drawing. The data paths are parallelized on the sprite drawing process so that the HLS can produce better hardware. The experiments confirm the effectiveness of the proposed method on the actual machine and simulation. |
| キーワード(和) | 高位合成 / スプライト / 描画 / ゲームライブラリ / 並列化 / FPGA / 低消費電力 / 高性能 |
| キーワード(英) | High-Level Synthesis (HLS) / Sprite / Drawing / Game library / Parallel / FPGA / Low-power / High-performance |
| 資料番号 | SIS2023-24 |
| 発行日 | 2023-11-30 (SIS) |
| 研究会情報 | |
| 研究会 | SIS |
|---|---|
| 開催期間 | 2023/12/7(から2日開催) |
| 開催地（和） | 名古屋市立大学桜山キャンパス |
| 開催地（英） | Sakurayama Campus, Nagoya City University |
| テーマ（和） | スマートパーソナルシステム，一般 |
| テーマ（英） | Smart Personal Sysytems, etc. |
| 委員長氏名（和） | 木村 誠聡(神奈川工科大) |
| 委員長氏名（英） | Tomoaki Kimura(Kanagawa Inst. of Tech.) |
| 副委員長氏名（和） | 笹岡 直人(鳥取大) / 田向 権(九州工大) |
| 副委員長氏名（英） | Naoto Sasaoka(Tottori Univ.) / Hakaru Tamukoh(Kyushu Inst. of Tech.) |
| 幹事氏名（和） | 眞壁 義明(神奈川工科大) / 吉田 壮(関西大) |
| 幹事氏名（英） | Yoshiaki Makabe(Kanagawa Inst. of Tech.) / Soh Yoshida(Kansai Univ.) |
| 幹事補佐氏名（和） | 田中 悠一朗(九州工大) / 杉浦 陽介(埼玉大) |
| 幹事補佐氏名（英） | Yuichiro Tanaka(kyushu Inst. of Tech.) / Yosuke Sugiura(Saitama Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Smart Info-Media Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データパス並列化による高位合成スプライト描画処理ハードウェアの高性能化 |
| サブタイトル（和） | |
| タイトル（英） | Data Path Parallelization to Improve Performance of High-level Synthesized Sprite Drawing Hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High-Level Synthesis (HLS) |
| キーワード(2)（和/英） | スプライト / Sprite |
| キーワード(3)（和/英） | 描画 / Drawing |
| キーワード(4)（和/英） | ゲームライブラリ / Game library |
| キーワード(5)（和/英） | 並列化 / Parallel |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | 低消費電力 / Low-power |
| キーワード(8)（和/英） | 高性能 / High-performance |
| 第 1 著者 氏名（和/英） | 大谷 優香 / Yuka Otani |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 第 2 著者 氏名（和/英） | 山脇 彰 / Akira Yamawaki |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：Kyutech) |
| 発表年月日 | 2023-12-07 |
| 資料番号 | SIS2023-24 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | SIS-296 |
| ページ範囲 | pp.1-6(SIS), |
| ページ数 | 6 |
| 発行日 | 2023-11-30 (SIS) |