| 講演名 | 2023-11-16 低遅延暗号Sonicに対するFPGAを用いた耐タンパ性評価 竹本 修(名城大), 野崎 佑典(名城大), 吉川 雅弥(名城大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | インダストリー5.0の提唱によって，IoTやAIを産業分野に活用しシステム最適化を実現する世界的な改革が進められている．このスマートファクトリーでは，特に生産ラインの効率向上のための高いリアルタイム性と，企業のノウハウや顧客情報といった機密性の高いデータに対する安全性が求められている．そこで，安全性を保障しつつ演算遅延のオーバーヘッドを抑えた暗号技術のひとつである低遅延軽量ブロック暗号が，セキュアなスマートファクトリーの構築のための重要な要素技術となる．また暗号技術に対しては，ハードウェア実装時の物理情報を深層学習によって学習し，秘密鍵を解析する深層学習サイドチャネル攻撃の脅威が報告されているように，実デバイス上での耐タンパ性評価は必須である．そこで本研究では，2023年に発表された最新の低遅延軽量ブロック暗号SonicをFPGAにアンロールド実装し，深層学習サイドチャネル攻撃に対する耐タンパ性を初めて評価する．採用する電力モデルはSonicに含まれる論理和演算に着目し，ハミング重み型の電力解析をベースとして解析手法を構築する． |
| 抄録(英) | Industry 5.0 promotes smart factories for system optimization by utilizing IoT and AI in the industrial field. The smart factory requires high real-time performance to improve the efficiency of production lines and security for confidential data such as corporate know-how and customer information. Therefore, low-latency lightweight block ciphers, which are one of the cryptographic techniques that can both ensure security and suppress the overhead of computational latency, are important elemental technologies for the construction of secure smart factories. Also, it is very important to evaluate the tamper-resistance of cryptographic on real devices due to the reported threat of deep learning side-channel attacks, which learn physical information during hardware implementation and analyze the secret key using deep learning. Therefore, this study evaluates the tamper resistance of Sonic, a state-of-the-art low-latency lightweight block cipher implemented unrolled on FPGAs, against deep learning side-channel attacks. The analysis method uses a Hamming-weighted power model focusing on the AND operations included in Sonic. |
| キーワード(和) | ハードウェアセキュリティ / 軽量ブロック暗号 / サイドチャネル攻撃 / Sonic |
| キーワード(英) | Hardware Security / Lightweight Block Cipher / Side-Channel Attack / Sonic |
| 資料番号 | VLD2023-49,ICD2023-57,DC2023-56,RECONF2023-52 |
| 発行日 | 2023-11-08 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2023/11/15(から3日開催) |
| 開催地（和） | くまもと市民会館シアーズホーム夢ホール |
| 開催地（英） | Civic Auditorium Sears Home Yume Hall |
| テーマ（和） | デザインガイア2023 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2023 -New Field of VLSI Design- |
| 委員長氏名（和） | 中武 繁寿(北九州市大) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 池田 誠(東大) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Shigetoshi Nakatake(Univ. of Kitakyushu) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Makoto Ikeda(Univ. of Tokyo) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 桜井 祐市(日立) / 細川 利典(日大) / 井口 寧(北陸先端大) / 泉 知論(立命館大) / 若林 準人(ソニーセミコンダクタソリューションズ) |
| 副委員長氏名（英） | Yuichi Sakurai(Hitachi) / Toshinori Hosokawa(Nihon Univ.) / Yasushi Inoguchi(JAIST) / Tomonori Izumi(Ritsumeikan Univ.) / Hayato Wakabayashi(Sony Semiconductor Solutions) |
| 幹事氏名（和） | 笹川 幸宏(ソシオネクスト) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 吉原 義昭(キオクシア) / 宮地 幸祐(信州大) / 今川 隆司(明大) / 岸田 亮(富山県立大) / 田中 勇気(日立) / 五十嵐 友則(ルネサス) |
| 幹事氏名（英） | Yukihiro Sasagawa(Socionext) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Yoshiaki Yoshihara(Kioxia) / Kosuke Miyaji(Shinshu Univ.) / Takashi Imagawa(Meiji Univ.) / Ryo Kishida(Toyama Prefectural Univ.) / Yuki Tanaka(HITACHI) / Tomonori Igarashi(Renesas) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(熊本大) / 白井 僚(京大) / 塩見 準(阪大) / 久保木 猛(熊本大) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Kumamoto Univ.) / Ryo Shirai(Kyoto Univ.) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Kumamoto University) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低遅延暗号Sonicに対するFPGAを用いた耐タンパ性評価 |
| サブタイトル（和） | |
| タイトル（英） | Tamper Resistance Evaluation on FPGA for Low-Latency Cipher Sonic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェアセキュリティ / Hardware Security |
| キーワード(2)（和/英） | 軽量ブロック暗号 / Lightweight Block Cipher |
| キーワード(3)（和/英） | サイドチャネル攻撃 / Side-Channel Attack |
| キーワード(4)（和/英） | Sonic / Sonic |
| 第 1 著者 氏名（和/英） | 竹本 修 / Shu Takemoto |
| 第 1 著者 所属（和/英） | 名城大学(略称：名城大) Meijo University(略称：Meijo Univ.) |
| 第 2 著者 氏名（和/英） | 野崎 佑典 / Yusuke Nozaki |
| 第 2 著者 所属（和/英） | 名城大学(略称：名城大) Meijo University(略称：Meijo Univ.) |
| 第 3 著者 氏名（和/英） | 吉川 雅弥 / Masaya Yoshikawa |
| 第 3 著者 所属（和/英） | 名城大学(略称：名城大) Meijo University(略称：Meijo Univ.) |
| 発表年月日 | 2023-11-16 |
| 資料番号 | VLD2023-49,ICD2023-57,DC2023-56,RECONF2023-52 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | VLD-258,ICD-259,DC-260,RECONF-261 |
| ページ範囲 | pp.101-105(VLD), pp.101-105(ICD), pp.101-105(DC), pp.101-105(RECONF), |
| ページ数 | 5 |
| 発行日 | 2023-11-08 (VLD, ICD, DC, RECONF) |