| 講演名 | 2023-10-11 メモリのビット数削減と標本化を用いたニューラルネットワークの低消費電力化 小太刀 寛知(千葉大), 北神 正人(千葉大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 機械学習の進歩やビッグデータの活用により，ニューラルネットワークの計算量が増加している．それに伴い，ニューラルネットワークの消費電力の増加が問題となってきている．この課題解決策として，ニューラルネットワークの構造に着目した．ニューラルネットワークは特徴量が分散して伝播する構造のため，多少の誤差を許容できる．そこで，ニューラルネットワークにおける重みにおいて，ビット誤りを許容できる仮数部を削減することで認識精度を保ったまま，消費電力を抑える手法がある．本論文では重みを保存するメモリのデータ型を変えるとともに，標本化を行うことで計算対象とするデータを削減することで消費電力と認識精度にどのような変化が起きるかを調査した． |
| 抄録(英) | Advances in machine learning and the use of big data have increased the computational complexity of neural networks. As a result, the increase in power consumption of neural networks has become a problem. As a solution to this problem, we focused on the structure of neural networks. Neural networks have a structure in which features are distributed and propagated, so some errors can be tolerated. Therefore, there is a method to reduce the power consumption of neural network weights while maintaining recognition accuracy by reducing the mantissa part of the neural network weights that can tolerate bit errors. In this paper, we investigate the changes in power consumption and recognition accuracy by changing the data type of the memory used to store weights and reducing the data to be computed by sampling. |
| キーワード(和) | ニューラルネットワーク / 低消費電力化 |
| キーワード(英) | Neural Network / Low power consumption |
| 資料番号 | SS2023-26,DC2023-32 |
| 発行日 | 2023-10-04 (SS, DC) |
| 研究会情報 | |
| 研究会 | SS / DC |
|---|---|
| 開催期間 | 2023/10/11(から2日開催) |
| 開催地（和） | 信州大学工学部（長野市） |
| 開催地（英） | |
| テーマ（和） | ディペンダブルコンピューティング，ソフトウェアサイエンスおよび一般 |
| テーマ（英） | |
| 委員長氏名（和） | 岡野 浩三(信州大) / 土屋 達弘(阪大) |
| 委員長氏名（英） | Kozo Okano(Shinshu Univ.) / Tatsuhiro Tsuchiya(Osaka Univ.) |
| 副委員長氏名（和） | 肥後 芳樹(阪大) / 細川 利典(日大) |
| 副委員長氏名（英） | Yoshiki Higo(Osaka Univ.) / Toshinori Hosokawa(Nihon Univ.) |
| 幹事氏名（和） | 小形 真平(信州大) / 林 晋平(東工大) / 新井 雅之(日大) / 難波 一輝(千葉大) |
| 幹事氏名（英） | Shinpei Ogata(Shinshu Univ.) / Shinpei Hayashi(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) |
| 幹事補佐氏名（和） | ?本 真佑(阪大) |
| 幹事補佐氏名（英） | Shinsuke Matsumoto(Osaka Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Software Science / Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メモリのビット数削減と標本化を用いたニューラルネットワークの低消費電力化 |
| サブタイトル（和） | |
| タイトル（英） | Low power consumption of neural networks using memory bit reduction and sampling |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ニューラルネットワーク / Neural Network |
| キーワード(2)（和/英） | 低消費電力化 / Low power consumption |
| 第 1 著者 氏名（和/英） | 小太刀 寛知 / Hirokazu Kodachi |
| 第 1 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ.) |
| 第 2 著者 氏名（和/英） | 北神 正人 / Masato Kitakami |
| 第 2 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ.) |
| 発表年月日 | 2023-10-11 |
| 資料番号 | SS2023-26,DC2023-32 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | SS-206,DC-207 |
| ページ範囲 | pp.27-31(SS), pp.27-31(DC), |
| ページ数 | 5 |
| 発行日 | 2023-10-04 (SS, DC) |