| 講演名 | 2023-09-14 組み込みAI処理のためのRISC-Vベクタ拡張と同時マルチスレッディング（SMT）の融合 田中 秀太朗(東京農工大), 高田 勝悟(東京農工大), 中條 拓伯(東京農工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，主に組み込み機器を想定し，データレベル並列性を抽出するRISC-Vベクタ拡張と，複数スレッドを1コア上で同時に実行可能な同時マルチスレッディング（SMT）を融合させ，マルチコアアーキテクチャより低コストかつ，AI処理を高速化するプロセッサの実装を目指す．本プロセッサはFPGA向けに実装予定であり，アプリケーションの実行時間とハードウェア使用量等の性能評価が行われる予定である． |
| 抄録(英) | In this paper, we plan to implement a processor that accelerates AI workloads by integrating RISC-V vector extensions that extract data-level parallelism, and simultaneous multithreading (SMT) which allows multiple threads to run simultaneously on one core, mainly for embedded devices. This processor will be implemented for FPGAs, and its performance will be evaluated in terms of application execution time and hardware usage. |
| キーワード(和) | RISC-V / ベクタアーキテクチャ / SMT / AI / FPGA |
| キーワード(英) | RISC-V / Vector Architecture / SMT / AI / FPGA |
| 資料番号 | RECONF2023-22 |
| 発行日 | 2023-09-07 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2023/9/14(から2日開催) |
| 開催地（和） | 東京農工大学 小金井キャンパス |
| 開催地（英） | Tokyo University of Agriculture and Technology Koganei campus |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 山口 佳樹(筑波大) |
| 委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) |
| 副委員長氏名（和） | 井口 寧(北陸先端大) / 泉 知論(立命館大) |
| 副委員長氏名（英） | Yasushi Inoguchi(JAIST) / Tomonori Izumi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(熊本大) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Kumamoto Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組み込みAI処理のためのRISC-Vベクタ拡張と同時マルチスレッディング（SMT）の融合 |
| サブタイトル（和） | |
| タイトル（英） | Integrating RISC-V Vector Extension and SMT for Embedded AI Workloads |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RISC-V / RISC-V |
| キーワード(2)（和/英） | ベクタアーキテクチャ / Vector Architecture |
| キーワード(3)（和/英） | SMT / SMT |
| キーワード(4)（和/英） | AI / AI |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 田中 秀太朗 / Hidetaro Tanaka |
| 第 1 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo Unviersity of Agriculture and Technology(略称：TUAT) |
| 第 2 著者 氏名（和/英） | 高田 勝悟 / Shogo Takata |
| 第 2 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo Unviersity of Agriculture and Technology(略称：TUAT) |
| 第 3 著者 氏名（和/英） | 中條 拓伯 / Hironori Nakajo |
| 第 3 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo Unviersity of Agriculture and Technology(略称：TUAT) |
| 発表年月日 | 2023-09-14 |
| 資料番号 | RECONF2023-22 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | RECONF-191 |
| ページ範囲 | pp.13-14(RECONF), |
| ページ数 | 2 |
| 発行日 | 2023-09-07 (RECONF) |