| 講演名 | 2023-09-15 再構成可能仮想アクセラレータ(ReVA)におけるプロセッサ-FPGA間通信の抽象化 前田 依莉子(東京農工大), 矢口 一基(東京農工大), 川合 隼矢(東京農工大), 照屋 大地(東京農工大), 長名 保範(熊本大), 三好 健文(わさらぼ), 中條 拓伯(東京農工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，HPC やAI などの分野の演算処理のハードウェアアクセラレーションにおいて，リソース不足やアクセラレータ構成の複雑化が課題となっている．これに関連して，筆者らは再構成可能アクセラレータReVA(Reconfigurable Virtual Accelerator) の研究を進めている．本稿では，ReVA の概要およびアーキテクチャの設計を行う．また，ReVA のプロセッサ-FPGA 間通信において利用するインターコネクトを隠蔽するAPI を設計し，そのプロトタイプを実装する． |
| 抄録(英) | In recent years, hardware acceleration for HPC and AI has become a challenge due to the lack of resources and the complexity of accelerator configurations. In this regard, the authors have been studying a reconfigurable accelerator, ReVA (Reconfigurable Virtual Accelerator). In this paper, we present an overview and architectural design of ReVA. We also design an API to hide interconnects used in ReVA's processor-FPGA communication, and implement its prototype. |
| キーワード(和) | FPGA / ハードウェアアクセラレーション / HLS |
| キーワード(英) | FPGA / hardware acceleration / HLS |
| 資料番号 | RECONF2023-30 |
| 発行日 | 2023-09-07 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2023/9/14(から2日開催) |
| 開催地（和） | 東京農工大学 小金井キャンパス |
| 開催地（英） | Tokyo University of Agriculture and Technology Koganei campus |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 山口 佳樹(筑波大) |
| 委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) |
| 副委員長氏名（和） | 井口 寧(北陸先端大) / 泉 知論(立命館大) |
| 副委員長氏名（英） | Yasushi Inoguchi(JAIST) / Tomonori Izumi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(熊本大) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Kumamoto Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成可能仮想アクセラレータ(ReVA)におけるプロセッサ-FPGA間通信の抽象化 |
| サブタイトル（和） | |
| タイトル（英） | Abstraction of Processor-FPGA Communication in Reconfigurable Virtual Accelerator (ReVA) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ハードウェアアクセラレーション / hardware acceleration |
| キーワード(3)（和/英） | HLS / HLS |
| 第 1 著者 氏名（和/英） | 前田 依莉子 / Eriko Maeda |
| 第 1 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 2 著者 氏名（和/英） | 矢口 一基 / Kazuki Yaguchi |
| 第 2 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 3 著者 氏名（和/英） | 川合 隼矢 / Shunya Kawai |
| 第 3 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 4 著者 氏名（和/英） | 照屋 大地 / Daichi Teruya |
| 第 4 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 5 著者 氏名（和/英） | 長名 保範 / Yasunori Osana |
| 第 5 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ.) |
| 第 6 著者 氏名（和/英） | 三好 健文 / Takehumi Miyoshi |
| 第 6 著者 所属（和/英） | わさらぼ合同会社(略称：わさらぼ) Wasalabo, LLC.(略称：Wasalabo) |
| 第 7 著者 氏名（和/英） | 中條 拓伯 / Hironori Nakajo |
| 第 7 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 発表年月日 | 2023-09-15 |
| 資料番号 | RECONF2023-30 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | RECONF-191 |
| ページ範囲 | pp.46-51(RECONF), |
| ページ数 | 6 |
| 発行日 | 2023-09-07 (RECONF) |