講演名 2023-08-02
1W/8R 20T SRAMコードブックメモリによる深層学習プロセッサの主記憶帯域削減
大原 遼太郎(神戸大), 加太 雅也(神戸大), 太地 正和(神戸大), 福永 篤(神戸大), 安田 祐人(神戸大), 濱邉 理玖(神戸大), 和泉 慎太郎(神戸大), 川口 博(神戸大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本研究では、深層学習プロセッサのコードブック量子化のための1W8R 20Tマルチポート・メモリを紹介する。40nmプロセスで製造し、メモリ読み出しアクセス時間2.75ns、消費電力2.7pj/バイトを達成した。また、NVIDIA社の深層学習プロセッサであるNVDLAをモチーフとし、実際に提案したメモリで得られた電力をもとにシミュレーションを行った。その結果、消費電力で20.24%、面積で26.24%の削減効果が得られた。
抄録(英) We present a 1W8R 20T multi-port memory for codebook quantisation in deep learning processors, manufactured in a 40 nm process, achieving a memory read access time of 2.75 ns and power consumption of 2.7 pj/byte. In addition, simulations were performed based on the silicon results power obtained with the proposed memory, using NVIDIA's NVDLA deep learning processor as a motif. As a result, a reduction of 20.24% in power consumption and 26.24% in area was achieved.
キーワード(和) コードブック / マルチポートメモリ / 深層ニューラルネットワーク
キーワード(英) Codebook / multiport memory / deep neural network
資料番号 SDM2023-44,ICD2023-23
発行日 2023-07-25 (SDM, ICD)

研究会情報
研究会 SDM / ICD / ITE-IST
開催期間 2023/8/1(から3日開催)
開催地(和) 北海道大学 情報教育館 3F
開催地(英) Hokkaido Univ. Multimedia Education Bldg. 3F
テーマ(和) アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用
テーマ(英) Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications
委員長氏名(和) 大見 俊一郎(東工大) / 池田 誠(東大) / 池辺 将之(北大)
委員長氏名(英) Shunichiro Ohmi(Tokyo Inst. of Tech.) / Makoto Ikeda(Univ. of Tokyo) / Masayuki Ikebe(Hokkaido Univ.)
副委員長氏名(和) 宇佐美 達矢(ラピダス) / 若林 準人(ソニーセミコンダクタソリューションズ) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大)
副委員長氏名(英) Tatsuya Usami(Rapidus) / Hayato Wakabayashi(Sony Semiconductor Solutions) / Takashi Komuro(Saitama Univ.) / Kazuhiro Shimonomura(Ritsmeikan Univ.) / Keiichiro Kagawa(Shizuoka Univ.)
幹事氏名(和) 諏訪 智之(東北大) / 野田 泰史(パナソニック) / 吉原 義昭(キオクシア) / 宮地 幸祐(信州大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 北村 和也(NHK) / 山下 雄一郎(TSMC) / 大倉 俊介(立命館大) / 竹本 良章(メムスコア)
幹事氏名(英) Tomoyuki Suwa(Tohoku Univ.) / Taiji Noda(Panasonic) / Yoshiaki Yoshihara(Kioxia) / Kosuke Miyaji(Shinshu Univ.) / Takashi Tokuda(Tokyo Inst. of Tech.) / Rihito Kuroda(Tohoku Univ.) / Kazuya Kitamura(NHK) / Yuichiro Yamashita(TSMC) / Shunsuke Okura(Ritsumeikan Univ.) / Yoshiaki Takemoto(MEMS CORE)
幹事補佐氏名(和) 細井 卓治(関西学院大) / 二瀬 卓也(ウエスタンデジタル) / 白井 僚(京大) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) / 秋田 純一(金沢大)
幹事補佐氏名(英) Takuji Hosoi(Kwansei Gakuin Univ.) / Takuya Futase(Western Digital) / Ryo Shirai(Kyoto Univ.) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) / Junichi Akita(Kanazawa Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Silicon Device and Materials / Technical Committee on Integrated Circuits and Devices / Technical Group on Information Sensing Technologies
本文の言語 JPN
タイトル(和) 1W/8R 20T SRAMコードブックメモリによる深層学習プロセッサの主記憶帯域削減
サブタイトル(和)
タイトル(英) A 1W/8R 20T SRAM Codebook for Deep Learning Processors to Reduce Main Memory Bandwidth
サブタイトル(和)
キーワード(1)(和/英) コードブック / Codebook
キーワード(2)(和/英) マルチポートメモリ / multiport memory
キーワード(3)(和/英) 深層ニューラルネットワーク / deep neural network
第 1 著者 氏名(和/英) 大原 遼太郎 / Ryotaro Ohara
第 1 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 2 著者 氏名(和/英) 加太 雅也 / Masaya Kabuto
第 2 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 3 著者 氏名(和/英) 太地 正和 / Masakazu Taichi
第 3 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 4 著者 氏名(和/英) 福永 篤 / Atsushi Fukunaga
第 4 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 5 著者 氏名(和/英) 安田 祐人 / Yuto Yasuda
第 5 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 6 著者 氏名(和/英) 濱邉 理玖 / Riku Hamabe
第 6 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 7 著者 氏名(和/英) 和泉 慎太郎 / Shintaro Izumi
第 7 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
第 8 著者 氏名(和/英) 川口 博 / Hiroshi Kawaguchi
第 8 著者 所属(和/英) 神戸大学(略称:神戸大)
Kobe University(略称:Kobe Univ)
発表年月日 2023-08-02
資料番号 SDM2023-44,ICD2023-23
巻番号(vol) vol.123
号番号(no) SDM-143,ICD-144
ページ範囲 pp.41-44(SDM), pp.41-44(ICD),
ページ数 4
発行日 2023-07-25 (SDM, ICD)