講演名 2023-07-06
高位合成を用いたメモリアクセスと処理ステージのパイプライン化による高性能・省電力スプライト描画ハードウェアの開発
大谷 優香(九工大), 山脇 彰(九工大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ハードウェアの動的再構成可能なモバイル端末におけるゲームアプリ開発のための高位合成向け2Dスプライト描画のソフトウェアを開発する.高位合成が高性能かつ省電力なハードウェアを自動生成できるようハードウェアを考慮したソフトウェア記述法を提案する.提案法はメモリからスプライトと背景を同時に連続して読み出して合成しながら,合成結果をメモリに連続して書き出す.合成とメモリ書き込みは重複実行される.提案法によって高位合成された実ハードウェアは,対ソフトウェアで1.6倍の速度向上と16倍の電力効率を達成した.
抄録(英) A mobile terminal with hardware reconfigurability can achieve higher performance and lower power consumption by performing the high computational task as a hardware module. This paper develops an optimized software of 2D sprite drawing for high-level synthesis, HLS, to realize a game application on the proposed mobile terminal. The HLS can convert automatically from software to hardware module. A software description method is proposed to make the HLS generate a well-organized hardware module. Our proposal loads the sprite and background images simultaneously from the memory while compositing them. Then, the composited results are stored into the memory. In addition, the former and latter processes are overlapped. Experimental results measured on a real machine show that our high-level synthesized hardware can achieve a performance improvement of 1.6 times and a power efficiency of 16 times compared with a software execution.
キーワード(和) 高位合成 / スプライト / 描画 / ゲームライブラリ / FPGA / ソフトウェア / ハードウェア
キーワード(英) High-Level Synthesis (HLS) / Sprite / Drawing / Game library / FPGA / Software / Hardware
資料番号 CAS2023-3,VLD2023-3,SIP2023-19,MSS2023-3
発行日 2023-06-29 (CAS, VLD, SIP, MSS)

研究会情報
研究会 MSS / CAS / SIP / VLD
開催期間 2023/7/6(から2日開催)
開催地(和) 小樽商科大学 3号館 102教室
開催地(英)
テーマ(和) システムと信号処理および一般
テーマ(英)
委員長氏名(和) 山口 真悟(山口大) / 相原 康敏(オムニビジョン) / 仲地 孝之(琉球大) / 中武 繁寿(北九州市大)
委員長氏名(英) Shingo Yamaguchi(Yamaguchi Univ.) / Yasutoshi Aibara(OmniVision) / Takayuki Nakachi(Ryukyu Univ.) / Shigetoshi Nakatake(Univ. of Kitakyushu)
副委員長氏名(和) 宮本 俊幸(阪工大) / 篠宮 紀彦(創価大) / 市毛 弘一(横浜国大) / 西川 清史(都立大) / 桜井 祐市(日立)
副委員長氏名(英) Toshiyuki Miyamoto(Osaka Inst. of Tech.) / Norihiko Shinomiya(Soka Univ.) / Koichi Ichige(Yokohama National Univ.) / Kiyoshi Nishikawa(okyo Metropolitan Univ.) / Yuichi Sakurai(Hitachi)
幹事氏名(和) 林 直樹(阪大) / 劉 健全(NEC) / 笠松 大佑(創価大) / 鈴木 寛人(ルネサスエレクトロニクス) / 今泉 祥子(千葉大) / 京地 清介(工学院大) / 笹川 幸宏(ソシオネクスト) / 今井 雅(弘前大)
幹事氏名(英) Naoki Hayashi(Osaka Univ.) / Jianquan Liui(NEC) / Daisuke Kasamatsu(Soka Univ.) / Hiroto Suzuki(Renesas Electronics) / Shoko Imaizumi(Chiba Univ.) / Seisuke Kyochi(Kogakuin Univ.) / Yukihiro Sasagawa(Socionext) / Masashi Imai(Hirosaki Univ.)
幹事補佐氏名(和) 白井 匡人(島根大) / 伊藤 尚(富山高専) / 山口 基(テクノプロ) / 下田 真二(ソニーセミコンダクタソリューションズ) / 越田 俊介(八戸工大) / 吉田 太一(電通大) / 塩田 さやか(都立大) / 西元 琢真(日立)
幹事補佐氏名(英) Masato Shirai(Shimane Univ.) / Nao Ito(NIT, Toyama college) / Motoi Yamaguchi(TECHNOPRO) / Shinji Shimoda(Sony Semiconductor Solutions) / Shunsuke Koshita(Hachinohe Inst. of Tech.) / Taichi Yoshida(UEC) / Sayaka Shiota(Tokyo Metropolitan Univ.) / Takuma Nishimoto(Hitachi)

講演論文情報詳細
申込み研究会 Technical Committee on Mathematical Systems Science and its Applications / Technical Committee on Circuits and Systems / Technical Committee on Signal Processing / Technical Committee on VLSI Design Technologies
本文の言語 JPN
タイトル(和) 高位合成を用いたメモリアクセスと処理ステージのパイプライン化による高性能・省電力スプライト描画ハードウェアの開発
サブタイトル(和)
タイトル(英) Performance Improvement by Memory access and Process-level Pipelining for High-level Synthesized Sprite Drawing Hardware
サブタイトル(和)
キーワード(1)(和/英) 高位合成 / High-Level Synthesis (HLS)
キーワード(2)(和/英) スプライト / Sprite
キーワード(3)(和/英) 描画 / Drawing
キーワード(4)(和/英) ゲームライブラリ / Game library
キーワード(5)(和/英) FPGA / FPGA
キーワード(6)(和/英) ソフトウェア / Software
キーワード(7)(和/英) ハードウェア / Hardware
第 1 著者 氏名(和/英) 大谷 優香 / Yuka Otani
第 1 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 2 著者 氏名(和/英) 山脇 彰 / Akira Yamawaki
第 2 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
発表年月日 2023-07-06
資料番号 CAS2023-3,VLD2023-3,SIP2023-19,MSS2023-3
巻番号(vol) vol.123
号番号(no) CAS-97,VLD-98,SIP-99,MSS-100
ページ範囲 pp.10-15(CAS), pp.10-15(VLD), pp.10-15(SIP), pp.10-15(MSS),
ページ数 6
発行日 2023-06-29 (CAS, VLD, SIP, MSS)