| 講演名 | 2023-06-08 SoC FPGAによる「RegNet」高速化手法の検討 田嶋 夏己(阪工大), 中西 知嘉子(阪工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，AI技術が注目されている．しかし，AI処理は計算量が多く，性能の低いエッジ端末上で高速に推論処理を行うことは難しいという問題点がある．そこで，本研究では，エッジ端末としてSoC FPGAを採用し，高負荷なAI処理をFPGAで，その他の処理をCPUで行うことで，精度を保ったままFPGAとCPUの協調動作によって推論処理の高速化を行った．AIモデルとして「RegNet」を採用し，推論処理内の畳み込み演算を高速化する回路を開発した．また，ソフトウェア部ではメモリやデータの扱いを工夫することで，更なる高速化を行った．その結果，推論時間を約20.6倍高速化することが出来た． |
| 抄録(英) | In recent years, AI technology has attracted much attention. However, AI processing is computationally intensive, making it difficult to perform inference processing at high speed on low-performance edge terminals. In this study, we employed a SoC FPGA as an edge terminal, and performed heavy AI processing on the FPGA and other processing on the CPU to speed up the inference process by cooperative operation between the FPGA and CPU while maintaining accuracy. We developed a circuit to accelerate convolutional operations in the inference process. In the software part, further speed-up was achieved by devising the handling of memory and data. As a result, the inference time was improved by a factor of 20.6. |
| キーワード(和) | FPGA / エッジAI / RegNet |
| キーワード(英) | FPGA / edgeAI / RegNet |
| 資料番号 | RECONF2023-2 |
| 発行日 | 2023-06-01 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2023/6/8(から2日開催) |
| 開催地（和） | 高知工科大学永国寺キャンパス |
| 開催地（英） | Eikokuji Campus, Kochi University of Technology |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 山口 佳樹(筑波大) |
| 委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) |
| 副委員長氏名（和） | 井口 寧(北陸先端大) / 泉 知論(立命館大) |
| 副委員長氏名（英） | Yasushi Inoguchi(JAIST) / Tomonori Izumi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(熊本大) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Kumamoto Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SoC FPGAによる「RegNet」高速化手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | Investigation of "RegNet" acceleration method using SoC FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | エッジAI / edgeAI |
| キーワード(3)（和/英） | RegNet / RegNet |
| 第 1 著者 氏名（和/英） | 田嶋 夏己 / Natsuki Tajima |
| 第 1 著者 所属（和/英） | 大阪工業大学(略称：阪工大) Osaka Institute of Technology(略称：OIT) |
| 第 2 著者 氏名（和/英） | 中西 知嘉子 / Chikako Nakanishi |
| 第 2 著者 所属（和/英） | 大阪工業大学(略称：阪工大) Osaka Institute of Technology(略称：OIT) |
| 発表年月日 | 2023-06-08 |
| 資料番号 | RECONF2023-2 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | RECONF-71 |
| ページ範囲 | pp.7-12(RECONF), |
| ページ数 | 6 |
| 発行日 | 2023-06-01 (RECONF) |