| 講演名 | 2023-03-01 ガウス過程を用いた機械学習に基づくメモリスタモデリングの高速化 新谷 悠太(奈良先端大), 井上 美智子(奈良先端大), 新谷 道広(京都工繊大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | メモリスタに代表されるように新物理現象を演算能力や記憶能力に解釈し，機械学習の中心を担う積和演算処理の専用回路を開発する研究が盛んに行われている．一方で，これらのデバイスは，未解明な動作原理が存在するため，回路設計に必須となるコンパクトモデルを十分な精度で作成できない課題がある．本研究では，メモリスタを題材にガウス過程に基づくコンパクトモデリング手法を提案する．これまでにも機械学習によるモデリング手法が提案されているが，SPICEによる再現精度のみが評価され，学習および推論にかかる時間は十分に議論されていない．提案手法はガウス過程により学習時間の短縮を図るとともに，スパース性の考慮によりSPICEによる推論時間の短縮も同時に考慮する．実測により得られたメモリスタ素子のデータを用いた評価により，長・短期記憶（Long short-term memory，LSTM）を用いた既存手法と比べて3,239倍高速で学習できるうえ，市販SPICEシミュレータによる推論では，同等の再現精度および計算時間であることを示す． |
| 抄録(英) | There has been a great deal of research into the development of domain-specific circuits for multiply-and-accumulate processing, which play a central role in machine learning by interpreting new physical phenomena into computing and storage capabilities. On the other hand, these devices have an unresolved operation principle, and therefore, compact models that are essential for circuit design cannot be created with sufficient accuracy. In this study, we propose a compact modeling method based on Gaussian processes for memristors. Although modeling methods based on machine learning have been proposed in the past, only the accuracy of reproduction by SPICE has been evaluated, and long learning times have not been sufficiently discussed. The proposed method reduces the learning time by using a Gaussian process and also reduces the inference time in SPICE simulation by considering sparsity. Evaluation using data of memristor devices obtained by actual measurements shows that the proposed method is more than 3,239 times faster than existing methods using LSTM (long short-term memory), and that inference on a commercial SPICE simulator can be performed with the same accuracy and computation time. |
| キーワード(和) | コンパクトモデリング / ガウス過程回帰 / メモリスタ |
| キーワード(英) | Compact modeling / Gaussian process regression / Memoristor |
| 資料番号 | VLD2022-75,HWS2022-46 |
| 発行日 | 2023-02-22 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2023/3/1(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 委員長氏名（和） | 永田 真(神戸大) / 池田 奈美子(NTT) |
| 委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Minako Ikeda(NTT) |
| 副委員長氏名（和） | 林 優一(奈良先端大) / 鈴木 大輔(三菱電機) / 中武 繁寿(北九州市大) |
| 副委員長氏名（英） | Yuichi Hayashi(NAIST) / Daisuke Suzuki(Mitsubishi Electric) / Shigetoshi Nakatake(Univ. of Kitakyushu) |
| 幹事氏名（和） | 山本 弘毅(ソニーセミコンダクタソリューションズ) / 藤本 大介(奈良先端大) / 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) |
| 幹事氏名（英） | Hirotake Yamamotoi(Sony Semiconductor Solutions) / Daisuke Fujimotoi(NAIST) / Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) |
| 幹事補佐氏名（和） | / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ガウス過程を用いた機械学習に基づくメモリスタモデリングの高速化 |
| サブタイトル（和） | |
| タイトル（英） | Acceleration of Memristor Modeling Based on Machine Learning Using Gaussian Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | コンパクトモデリング / Compact modeling |
| キーワード(2)（和/英） | ガウス過程回帰 / Gaussian process regression |
| キーワード(3)（和/英） | メモリスタ / Memoristor |
| 第 1 著者 氏名（和/英） | 新谷 悠太 / Yuta Shintani |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：Naist) |
| 第 2 著者 氏名（和/英） | 井上 美智子 / Michiko Inoue |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：Naist) |
| 第 3 著者 氏名（和/英） | 新谷 道広 / Michihiro Shintani |
| 第 3 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：Kyoto Institute of Technology) |
| 発表年月日 | 2023-03-01 |
| 資料番号 | VLD2022-75,HWS2022-46 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-402,HWS-403 |
| ページ範囲 | pp.13-18(VLD), pp.13-18(HWS), |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |