| 講演名 | 2023-03-02 ［記念講演］SMTソルバを用いたNNA制約を満たす量子回路の合成手法 清野 恭平(立命館大), 山下 茂(立命館大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 量子コンピュータ上の計算において、隣接する2つの量子ビットの間のみの量子演算に制限することが一般的である。この制約をNearest Neighbor Architec- ture (NNA)制約と呼ぶ。本論文では、NNA制約を満たすために、SMTソルバを用いた量子回路の合成を提案する。提案手法では、既存のSMTソルバーによる方法とは異なり、Tゲートの特性を利用し、量子回路の中間点における「ドントケア」状態を考慮してCNOTゲート数を削減した。実験の結果、本手法は、ドントケア条件を考慮しない従来手法と比較して、CNOTゲート数を平均58.11%削減できることを示した。 |
| 抄録(英) | It is natural to assume that we can perform quantum operations be-tween only two adjacent physical qubits (quantum bits) to realizea quantum computer for both the current and possible future tech-nologies. This restriction is called the Nearest Neighbor Architec-ture (NNA) restriction. This paper proposes an SMT-solver-basedsynthesis of quantum circuits consisting of CNOT, H, and T gatesto satisfy the NNA restriction. Although the existing SMT-solver-based synthesis cannot treat H and T gates directly, our methodtreats the functionality of quantum-specific T and H gates care-fully so that we can utilize an SMT-solver to minimize the numberof CNOT gates; unlike the existing SMT-solver-based methods, ourmethod considers “Don’t Care” conditions in intermediate pointsof a quantum circuit by exploiting the property of T gates to re-duce CNOT gates. Experimental results show that our approachcan reduce the number of CNOT gates by 58.11% on average com-pared to the naive application of the existing method which doesnot consider the “Don’t Care” condition. |
| キーワード(和) | 量子回路 / SMTソルバ |
| キーワード(英) | Nearest Neighbor Architecture (NNA) restriction / SMT-Solver / T gate / Don’t Care Condition |
| 資料番号 | VLD2022-94,HWS2022-65 |
| 発行日 | 2023-02-22 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | HWS / VLD |
|---|---|
| 開催期間 | 2023/3/1(から4日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 委員長氏名（和） | 永田 真(神戸大) / 池田 奈美子(NTT) |
| 委員長氏名（英） | Makoto Nagata(Kobe Univ.) / Minako Ikeda(NTT) |
| 副委員長氏名（和） | 林 優一(奈良先端大) / 鈴木 大輔(三菱電機) / 中武 繁寿(北九州市大) |
| 副委員長氏名（英） | Yuichi Hayashi(NAIST) / Daisuke Suzuki(Mitsubishi Electric) / Shigetoshi Nakatake(Univ. of Kitakyushu) |
| 幹事氏名（和） | 山本 弘毅(ソニーセミコンダクタソリューションズ) / 藤本 大介(奈良先端大) / 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) |
| 幹事氏名（英） | Hirotake Yamamotoi(Sony Semiconductor Solutions) / Daisuke Fujimotoi(NAIST) / Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) |
| 幹事補佐氏名（和） | / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Hardware Security / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［記念講演］SMTソルバを用いたNNA制約を満たす量子回路の合成手法 |
| サブタイトル（和） | |
| タイトル（英） | [Memorial Lecture] An SMT-Solver-based Synthesis of NNA-Compliant antum Circuits Consisting of CNOT, H and T Gates |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 量子回路 / Nearest Neighbor Architecture (NNA) restriction |
| キーワード(2)（和/英） | SMTソルバ / SMT-Solver |
| キーワード(3)（和/英） | / T gate |
| キーワード(4)（和/英） | / Don’t Care Condition |
| 第 1 著者 氏名（和/英） | 清野 恭平 / Kyehei Seino |
| 第 1 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan University) |
| 第 2 著者 氏名（和/英） | 山下 茂 / Shigeru Yamashita |
| 第 2 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan University) |
| 発表年月日 | 2023-03-02 |
| 資料番号 | VLD2022-94,HWS2022-65 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-402,HWS-403 |
| ページ範囲 | pp.112-112(VLD), pp.112-112(HWS), |
| ページ数 | 1 |
| 発行日 | 2023-02-22 (VLD, HWS) |