| 講演名 | 2023-02-28 A Novel High Performance Scan-Test-Aware Hardened Latch with Improved Soft Error Tolerability 馬 瑞君(安理工), ホルスト シュテファン(九工大), 温 暁青(九工大), 徐 輝(安理工), 閻 愛斌(安大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | The continuous pursuing of smaller technology nodes makes modern Integrated Circuits (ICs) more and more susceptible to soft-errors. Many radiation-hardened latch designs have been proposed to tolerate soft-errors for reliable LSI designs. However, these existing hardened latches can suffer from reliability issues after production because production defects in such hardened latches are difficult to detect with conventional scan testing. In our previous works, we improved the defect detectability of these hardened latches by adding design-for-test (DFT) technique. A hardened latch design, called high performance scan-test-aware hardened latch (HP-STAHL), was proposed for higher defect detectability, higher soft-error tolerability, and lower propagation delay. However, the added DFT structure in HP-STAHL can partially reduce its soft-error tolerability. In this paper, we propose a novel high performance scan-test-aware hardened latch design with improved soft-error tolerability (HP-STAHL-I) by applying a novel design to offset the reduced soft-error tolerability. Simulation results show that HP-STAHL-I provides higher soft-error tolerability than HP-STAHL. HP-STAHL-I also has lower delay and power delay product (PDP) than the standard latch, demonstrating its high performance. |
| キーワード(和) | |
| キーワード(英) | soft-errorhardened latchdefectscan test |
| 資料番号 | DC2022-91 |
| 発行日 | 2023-02-21 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2023/2/28(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 委員長氏名（和） | 土屋 達弘(阪大) |
| 委員長氏名（英） | Tatsuhiro Tsuchiya(Osaka Univ.) |
| 副委員長氏名（和） | 細川 利典(日大) |
| 副委員長氏名（英） | Toshinori Hosokawa(Nihon Univ.) |
| 幹事氏名（和） | 新井 雅之(日大) / 難波 一輝(千葉大) |
| 幹事氏名（英） | Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Novel High Performance Scan-Test-Aware Hardened Latch with Improved Soft Error Tolerability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / soft-errorhardened latchdefectscan test |
| 第 1 著者 氏名（和/英） | 馬 瑞君 / Ruijun Ma |
| 第 1 著者 所属（和/英） | 安徽理工大学(略称：安理工) Anhui University of Science and Technology(略称：AUST) |
| 第 2 著者 氏名（和/英） | ホルスト シュテファン / Stefan Holst |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 3 著者 氏名（和/英） | 温 暁青 / Xiaoqing Wen |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 4 著者 氏名（和/英） | 徐 輝 / Hui Xu |
| 第 4 著者 所属（和/英） | 安徽理工大学(略称：安理工) Anhui University of Science and Technology(略称：AUST) |
| 第 5 著者 氏名（和/英） | 閻 愛斌 / Aibin Yan |
| 第 5 著者 所属（和/英） | 安徽大学(略称：安大) Anhui University(略称：AU) |
| 発表年月日 | 2023-02-28 |
| 資料番号 | DC2022-91 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | DC-393 |
| ページ範囲 | pp.51-55(DC), |
| ページ数 | 5 |
| 発行日 | 2023-02-21 (DC) |