| 講演名 | 2023-01-23 再構成可能仮想アクセラレータ(ReVA)の実現に向けたHLS分割コンパイルツールによる回路分散機構 矢口 一基(東京農工大), 前田 依莉子(東京農工大), 照屋 大地(東京農工大), 長名 保範(琉球大), 三好 健文(わさらぼ), 中條 拓伯(東京農工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在，人工知能（AI）や高性能計算（HPC）などの分野において，演算処理の高速化のためにFPGAを用いたハードウェアアクセラレーションが行われている．しかし，近年，これらの演算処理はさらに増加，複雑化し，ハードウェアのリソースが不足するなどの問題が生じている．この解決のために，筆者らは再構成可能仮想アクセラレータReVA（Reconfigurable Virtual Accelerator）の研究を進めてきた．本稿では，オープンソースのHLS自動分割コンパイルツールRapidStreamを拡張し，入力デザインの構造に依存せずに回路を複数のFPGA上に実装するReVAの回路分散機構のプロトタイプを示す． |
| 抄録(英) | Currently, hardware acceleration with FPGAs is often used for accelerating computational processes in fields such as artificial intelligence (AI) and high-performance computing (HPC). However, in recent years, these operations have become more enormous and complex, resulting in hardware resource shortages and other problems. To overcome this problem, we have been investigating Reconfigurable Virtual Accelerator (ReVA). In this paper, we describe a prototype of ReVA's circuit distribution, which implements circuits on multiple FPGAs independently of the input design structure by an extension of RapidStream, an open-source HLS automated split compilation tool. |
| キーワード(和) | FPGA / ハードウェアアクセラレーション / HLS / 回路分割 |
| キーワード(英) | FPGA / hardware acceleration / HLS / circuit partitioning |
| 資料番号 | VLD2022-57,RECONF2022-80 |
| 発行日 | 2023-01-16 (VLD, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-SLDM / RECONF / VLD |
|---|---|
| 開催期間 | 2023/1/23(から2日開催) |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 越智 裕之(立命館大) / 佐野 健太郎(理研) / 池田 奈美子(NTT) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Kentaro Sano(RIKEN) / Minako Ikeda(NTT) |
| 副委員長氏名（和） | / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 中武 繁寿(北九州市大) |
| 副委員長氏名（英） | / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Shigetoshi Nakatake(Univ. of Kitakyushu) |
| 幹事氏名（和） | 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) |
| 幹事氏名（英） | Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) |
| 幹事補佐氏名（和） | / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再構成可能仮想アクセラレータ(ReVA)の実現に向けたHLS分割コンパイルツールによる回路分散機構 |
| サブタイトル（和） | |
| タイトル（英） | Partitioning and Distributing Circuit Using HLS Split Compilation Tool for Reconfigurable Virtual Accelerator (ReVA) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ハードウェアアクセラレーション / hardware acceleration |
| キーワード(3)（和/英） | HLS / HLS |
| キーワード(4)（和/英） | 回路分割 / circuit partitioning |
| 第 1 著者 氏名（和/英） | 矢口 一基 / Kazuki Yaguchi |
| 第 1 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 2 著者 氏名（和/英） | 前田 依莉子 / Eriko Maeda |
| 第 2 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 3 著者 氏名（和/英） | 照屋 大地 / Daichi Teruya |
| 第 3 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 4 著者 氏名（和/英） | 長名 保範 / Yasunori Osana |
| 第 4 著者 所属（和/英） | 琉球大学(略称：琉球大) University of the Ryukyus(略称：Univ. of the Ryukyus) |
| 第 5 著者 氏名（和/英） | 三好 健文 / Takefumi Miyoshi |
| 第 5 著者 所属（和/英） | わさらぼ合同会社(略称：わさらぼ) WasaLabo, LLC.(略称：WasaLabo) |
| 第 6 著者 氏名（和/英） | 中條 拓伯 / Hironori Nakajo |
| 第 6 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 発表年月日 | 2023-01-23 |
| 資料番号 | VLD2022-57,RECONF2022-80 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-353,RECONF-354 |
| ページ範囲 | pp.7-12(VLD), pp.7-12(RECONF), |
| ページ数 | 6 |
| 発行日 | 2023-01-16 (VLD, RECONF) |