| 講演名 | 2023-01-23 オートエンコーダによる特徴抽出を用いたFPGA論理素子配置手法の初期評価 讃岐 純平(広島市大), 渡邊 伊吹(広島市大), 窪田 昌史(広島市大), 弘中 哲夫(広島市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | FPGAの論理素子配置手法には、SA法が広く用いられている．我々は，SA法の配置評価にニューラルネットワークを導入し，より良い配置を得る研究を行っている．しかし，配置評価にはまだ最適化の余地がある．本研究ではオートエンコーダモデルを結合した多層モデルを提案し，学習精度の向上や配置配線結果の改善を目指す．提案したモデルでは従来モデルに比べて約7% 配置評価精度が向上した．また，提案モデルをSA 法の配置評価に適用することで，配線混雑度やクリティカルパス遅延などを改善することができた． |
| 抄録(英) | The SA method is widely used as a logic device placement method for FPGAs. We have introduced neural networks to the placement evaluation of the SA method to obtain better placement. However, there is still room for optimization in the placement evaluation. In this paper, we propose a multi-layered model that combines an autoencoder model, aiming to improve the learning accuracy and placement and routing results. The proposed model improves placement evaluation accuracy by approximately 7% compared to the conventional model. The proposed model can also be applied to the placement evaluation of the SA method to improve the wiring congestion and critical path delay. |
| キーワード(和) | FPGA / ニューラルネットワーク / オートエンコーダ / 配置配線 / CAD |
| キーワード(英) | FPGA / MachineLearning / Placement / CAD |
| 資料番号 | VLD2022-58,RECONF2022-81 |
| 発行日 | 2023-01-16 (VLD, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-SLDM / RECONF / VLD |
|---|---|
| 開催期間 | 2023/1/23(から2日開催) |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 越智 裕之(立命館大) / 佐野 健太郎(理研) / 池田 奈美子(NTT) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Kentaro Sano(RIKEN) / Minako Ikeda(NTT) |
| 副委員長氏名（和） | / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 中武 繁寿(北九州市大) |
| 副委員長氏名（英） | / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Shigetoshi Nakatake(Univ. of Kitakyushu) |
| 幹事氏名（和） | 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) |
| 幹事氏名（英） | Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) |
| 幹事補佐氏名（和） | / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | オートエンコーダによる特徴抽出を用いたFPGA論理素子配置手法の初期評価 |
| サブタイトル（和） | |
| タイトル（英） | Initial Evaluation of FPGA Logic Element Placement Method Using Feature Extraction with Autoencoder |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ニューラルネットワーク / MachineLearning |
| キーワード(3)（和/英） | オートエンコーダ / Placement |
| キーワード(4)（和/英） | 配置配線 / CAD |
| キーワード(5)（和/英） | CAD |
| 第 1 著者 氏名（和/英） | 讃岐 純平 / Junpei Sanuki |
| 第 1 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 2 著者 氏名（和/英） | 渡邊 伊吹 / Ibuki Watanabe |
| 第 2 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 3 著者 氏名（和/英） | 窪田 昌史 / Atsushi Kubota |
| 第 3 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 第 4 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo Hironaka |
| 第 4 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：HCU) |
| 発表年月日 | 2023-01-23 |
| 資料番号 | VLD2022-58,RECONF2022-81 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-353,RECONF-354 |
| ページ範囲 | pp.13-18(VLD), pp.13-18(RECONF), |
| ページ数 | 6 |
| 発行日 | 2023-01-16 (VLD, RECONF) |