| 講演名 | 2023-01-24 LPDDR4 SDRAMとGDDR5 SDRAMのソフトエラー耐性の実測評価 上林 幹宜(京都工繊大), 小林 和淑(京都工繊大), 橋本 昌宜(京大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，コンピュータシステムに搭載されるメモリの大容量化に伴い，信頼性の低下が問題になっている．信頼性低下の一因としてソフトエラーが挙げられる．本稿では二種類の8Gb DRAM（Dynamic Random Access Memory）に中性子ビームを照射し，ソフトエラー耐性の実測評価を行った．LPDDR4 SDRAMはFPGAボード上，GDDR5 SDRAMはGPUボード上に搭載されているものを使用した．どちらのDRAMでもSER（Soft Error Rate）は約3 FIT/Gbであった．検出されたエラーのうち，LPDDR4ではすべてがバーストエラー，GDDR5では38%がバーストエラーであった． |
| 抄録(英) | In recent years, as the memory capacity of computer systems has increased,the reliability of the system has decreased.Soft errors are one of the main reasons for the decreased reliability.In this paper, two types of 8Gb DRAM (Dynamic Random Access Memory) were irradiated with neutron beamsto evaluate their soft error tolerance.LPDDR4 SDRAM was used on an FPGA board and GDDR5 SDRAM was used on a GPU board.The results showed that the soft error rates for both DRAMs were around 3 FIT/Gb.In LPDDR4, all of the detected errors were burst errors,and in GDDR5, 38% of the detected errors were burst errors. |
| キーワード(和) | ソフトエラー / DRAM / バーストエラー / FPGA |
| キーワード(英) | Soft Error / DRAM / Burst Error / FPGA |
| 資料番号 | VLD2022-65,RECONF2022-88 |
| 発行日 | 2023-01-16 (VLD, RECONF) |
| 研究会情報 | |
| 研究会 | IPSJ-SLDM / RECONF / VLD |
|---|---|
| 開催期間 | 2023/1/23(から2日開催) |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 越智 裕之(立命館大) / 佐野 健太郎(理研) / 池田 奈美子(NTT) |
| 委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Kentaro Sano(RIKEN) / Minako Ikeda(NTT) |
| 副委員長氏名（和） | / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 中武 繁寿(北九州市大) |
| 副委員長氏名（英） | / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Shigetoshi Nakatake(Univ. of Kitakyushu) |
| 幹事氏名（和） | 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) |
| 幹事氏名（英） | Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) |
| 幹事補佐氏名（和） | / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 西元 琢真(日立) |
| 幹事補佐氏名（英） | / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Takuma Nishimoto(Hitachi) |
| 講演論文情報詳細 | |
| 申込み研究会 | Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | LPDDR4 SDRAMとGDDR5 SDRAMのソフトエラー耐性の実測評価 |
| サブタイトル（和） | |
| タイトル（英） | Measurement results of soft error tolerance of LPDDR4 SDRAM and GDDR5 SDRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトエラー / Soft Error |
| キーワード(2)（和/英） | DRAM / DRAM |
| キーワード(3)（和/英） | バーストエラー / Burst Error |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 上林 幹宜 / Motoki Kamibayashi |
| 第 1 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：Kyoto Inst. of Tech.) |
| 第 2 著者 氏名（和/英） | 小林 和淑 / Kazutoshi Kobayashi |
| 第 2 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：Kyoto Inst. of Tech.) |
| 第 3 著者 氏名（和/英） | 橋本 昌宜 / Masanori Hashimoto |
| 第 3 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 発表年月日 | 2023-01-24 |
| 資料番号 | VLD2022-65,RECONF2022-88 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-353,RECONF-354 |
| ページ範囲 | pp.34-39(VLD), pp.34-39(RECONF), |
| ページ数 | 6 |
| 発行日 | 2023-01-16 (VLD, RECONF) |