講演名 2022-11-28
並列プレフィックス加算器の構造・桁並び同時最適化に関する考察
金子 峰雄(北陸先端大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英)
キーワード(和)
キーワード(英)
資料番号 VLD2022-20,ICD2022-37,DC2022-36,RECONF2022-43
発行日 2022-11-21 (VLD, ICD, DC, RECONF)

研究会情報
研究会 VLD / DC / RECONF / ICD / IPSJ-SLDM
開催期間 2022/11/28(から3日開催)
開催地(和) 金沢市文化ホール
開催地(英) Kanazawa Bunka Hall
テーマ(和) デザインガイア2022 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2022 -New Field of VLSI Design-
委員長氏名(和) 池田 奈美子(NTT) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 越智 裕之(立命館大)
委員長氏名(英) Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Hiroyuki Ochi(Ritsumeikan Univ.)
副委員長氏名(和) 中武 繁寿(北九州市大) / 細川 利典(日大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大)
副委員長氏名(英) Shigetoshi Nakatake(Univ. of Kitakyushu) / Toshinori Hosokawa(Nihon Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo)
幹事氏名(和) 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立)
幹事氏名(英) Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI)
幹事補佐氏名(和) 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ)
幹事補佐氏名(英) Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology
本文の言語 JPN
タイトル(和) 並列プレフィックス加算器の構造・桁並び同時最適化に関する考察
サブタイトル(和)
タイトル(英) A Study on Co-Optimization of logical structure and bit-line placement for Parallel Prefix Adders
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 金子 峰雄 / Mineo Kaneko
第 1 著者 所属(和/英) 北陸先端科学技術大学院大学(略称:北陸先端大)
Japan Advanced Institute of Science and Technology(略称:JAIST)
発表年月日 2022-11-28
資料番号 VLD2022-20,ICD2022-37,DC2022-36,RECONF2022-43
巻番号(vol) vol.122
号番号(no) VLD-283,ICD-284,DC-285,RECONF-286
ページ範囲 pp.7-12(VLD), pp.7-12(ICD), pp.7-12(DC), pp.7-12(RECONF),
ページ数 6
発行日 2022-11-21 (VLD, ICD, DC, RECONF)