| 講演名 | 2022-11-29 基底状態の破壊を検出可能な係数分割によるイジングモデルのビット幅削減 谷地 悠太(早大), 多和田 雅師(早大), 戸川 望(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在，ポートフォリオ最適化やジョブスケジューリングといった組合せ最適化問題を効率よく解法可能なイジングマシンが研究されている．イジングマシンで組合せ最適化問題を解法する場合，組合せ最適化問題をイジングモデルに変換してイジングマシンに入力する．入力するイジングモデルの係数の値はイジングマシンで処理可能な範囲に限られる．元の組合せ最適化問題の問題規模が大きくなると係数の値の範囲は増加する傾向があり，実用的なサイズの問題ではイジングモデルの係数のビット幅を削減する必要がある．本稿では，イジングモデル分割によりビット幅が削減されたイジングモデルの基底状態と，元のイジングモデルの基底状態の関係を調べる．この際，イジングモデルを適切に二つに分割し，分割された二つのイジングモデルの基底状態が完全に等しければ，これが元のイジングモデルの基底状態を与えることを理論的に示す．加えて，計算機実験により，この性質が正しいことを確認する． |
| 抄録(英) | |
| キーワード(和) | イジングマシン / イジングモデル / 量子アニーリング / 係数ビット幅削減 / 組合せ最適化問題 |
| キーワード(英) | |
| 資料番号 | VLD2022-37,ICD2022-54,DC2022-53,RECONF2022-60 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2022/11/28(から3日開催) |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | Kanazawa Bunka Hall |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 委員長氏名（和） | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 中武 繁寿(北九州市大) / 細川 利典(日大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
| 副委員長氏名（英） | Shigetoshi Nakatake(Univ. of Kitakyushu) / Toshinori Hosokawa(Nihon Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) |
| 幹事氏名（英） | Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 基底状態の破壊を検出可能な係数分割によるイジングモデルのビット幅削減 |
| サブタイトル（和） | |
| タイトル（英） | N/A |
| サブタイトル（和） | |
| キーワード(1)（和/英） | イジングマシン |
| キーワード(2)（和/英） | イジングモデル |
| キーワード(3)（和/英） | 量子アニーリング |
| キーワード(4)（和/英） | 係数ビット幅削減 |
| キーワード(5)（和/英） | 組合せ最適化問題 |
| 第 1 著者 氏名（和/英） | 谷地 悠太 / Yuta Yachi |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 多和田 雅師 / Masashi Tawada |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu Togawa |
| 第 3 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2022-11-29 |
| 資料番号 | VLD2022-37,ICD2022-54,DC2022-53,RECONF2022-60 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-283,ICD-284,DC-285,RECONF-286 |
| ページ範囲 | pp.105-110(VLD), pp.105-110(ICD), pp.105-110(DC), pp.105-110(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |