| 講演名 | 2022-11-28 FPGA-SoMを用いたASIC試作チップ評価システムの構築 今井 雅(弘前大), 吉瀬 謙二(東工大), 米田 友洋(NII), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | ASIC 試作チップの評価には、各チップの仕様に基づいた評価システムが必要であり、汎用性に乏しい。本 稿では、FPGA-SoM (System-on-Module) を利用した、汎用的な ASIC 試作チップ評価システムを提案する。提案シス テムの評価のため設計・製造した、手書き文字判定を行う MNIST AI チップについて紹介し、提案システムで評価した 結果を示す。また、設計時に用いたシミュレーション用テストベンチ記述をそのままハードウェア化するハードウェ アテストベンチを提案する。 |
| 抄録(英) | An ASIC prototype chip requires the corresponding evaluation system based on its specification, resulting in lack of versatility. In this paper, we propose a general ASIC prototype chip evaluation system using FPGA-SoM. An MNIST AI chip which recognizes handwritten digit characters is designed and manufactured for the evaluation of the developed system. We also propose a hardware testbench concept in which the testbench descrptions are directly translated into hardware. |
| キーワード(和) | FPGA-SoM / ASIC / AIチップ / ハードウェアテストベンチ |
| キーワード(英) | FPGA-SoM / ASIC / AI chip / Hardware test bench |
| 資料番号 | VLD2022-19,ICD2022-36,DC2022-35,RECONF2022-42 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2022/11/28(から3日開催) |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | Kanazawa Bunka Hall |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 委員長氏名（和） | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 中武 繁寿(北九州市大) / 細川 利典(日大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
| 副委員長氏名（英） | Shigetoshi Nakatake(Univ. of Kitakyushu) / Toshinori Hosokawa(Nihon Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) |
| 幹事氏名（英） | Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA-SoMを用いたASIC試作チップ評価システムの構築 |
| サブタイトル（和） | |
| タイトル（英） | Development of ASIC Prototype Chip Evaluation System using FPGA-SoM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA-SoM / FPGA-SoM |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | AIチップ / AI chip |
| キーワード(4)（和/英） | ハードウェアテストベンチ / Hardware test bench |
| 第 1 著者 氏名（和/英） | 今井 雅 / Masashi Imai |
| 第 1 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 2 著者 氏名（和/英） | 吉瀬 謙二 / Kenji Kise |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech.) |
| 第 3 著者 氏名（和/英） | 米田 友洋 / Tomohiro Yoneda |
| 第 3 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 発表年月日 | 2022-11-28 |
| 資料番号 | VLD2022-19,ICD2022-36,DC2022-35,RECONF2022-42 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-283,ICD-284,DC-285,RECONF-286 |
| ページ範囲 | pp.1-6(VLD), pp.1-6(ICD), pp.1-6(DC), pp.1-6(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |