| 講演名 | 2022-11-30 敵対的サンプル攻撃対策をVitis-AIで実現するためのモデル量子化手法の実装と評価 福田 悠太(立命館大), 吉田 康太(立命館大), 藤野 毅(立命館大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 深層ニューラルネットワーク(DNN)では，敵対的サンプル(Adversarial examples, AEs)生成攻撃がセキュリティ脅威となっており，その対策の一つとしてAdversarial training(AT)がある． ATでは，DNNの学習にAEsを用いることで，AEsに対して堅牢なDNNモデルを構築する． 一方，FPGA等のエッジデバイスでDNNを動作させるためにはモデルパラメータを一般的に用いられている32bitから8bitに量子化する必要があるが，ATモデルの量子化手順によってはAEs生成攻撃に対する耐性が低下することが報告されている． 我々は以前，量子化手順にATを導入することでATの効果を維持しつつDNNの量子化を行うQuantization aware adversarial training (QAAT)を提案した． 本稿ではXilinx 社が提供するVitis-AIにQAATを実装し，FPGA上で評価を行う． 実験ではZynq UltraScale+が搭載されている評価用ボードZCU104上でQAATモデルを動作させ，ATモデルと同等のAEs生成攻撃に対するロバスト性が得られたことを報告する． |
| 抄録(英) | Adversarial examples (AEs) are security threats in deep neural networks (DNNs). One of the countermeasures is adversarial training (AT), and it trains DNNs by using a training dataset containing AEs to achieve robustness against AEs. On the other hand, it has been reported that the robustness of AT is lost when it quantizes AT-trained model parameters from the commonly used 32-bit floating point to 8-bit integer number to run DNN on edge devices such as FPGA. In a previous study, we pointed out that the cause is in a fine-tuning process in the quantization method that uses natural samples to deal with quantization errors. We have proposed quantization-aware adversarial training (QAAT) to address the problem, which optimizes DNNs by conducting AT in quantization flow. In this paper, we construct a QAAT model using Vitis-AI provided by Xilinx. We actually run on the evaluation board ZCU104, which is equipped with Zynq UltraScale+, and we evaluate the robustness of a QAAT-trained model against AEs. |
| キーワード(和) | 敵対的サンプル生成攻撃 / Adversarial training / Vitis-AI / FPGA |
| キーワード(英) | Adversarial examples / Adversarial training / Vitis-AI / FPGA |
| 資料番号 | VLD2022-51,ICD2022-68,DC2022-67,RECONF2022-74 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2022/11/28(から3日開催) |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | Kanazawa Bunka Hall |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 委員長氏名（和） | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 越智 裕之(立命館大) |
| 委員長氏名（英） | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 中武 繁寿(北九州市大) / 細川 利典(日大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
| 副委員長氏名（英） | Shigetoshi Nakatake(Univ. of Kitakyushu) / Toshinori Hosokawa(Nihon Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立) |
| 幹事氏名（英） | Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI) |
| 幹事補佐氏名（和） | 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ) |
| 幹事補佐氏名（英） | Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 敵対的サンプル攻撃対策をVitis-AIで実現するためのモデル量子化手法の実装と評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Model Quantization Method on Vitis-AI for Mitigating Adversarial Examples |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 敵対的サンプル生成攻撃 / Adversarial examples |
| キーワード(2)（和/英） | Adversarial training / Adversarial training |
| キーワード(3)（和/英） | Vitis-AI / Vitis-AI |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 福田 悠太 / Yuta Fukuda |
| 第 1 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 2 著者 氏名（和/英） | 吉田 康太 / Kota Yoshida |
| 第 2 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 3 著者 氏名（和/英） | 藤野 毅 / Takeshi Fujino |
| 第 3 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 発表年月日 | 2022-11-30 |
| 資料番号 | VLD2022-51,ICD2022-68,DC2022-67,RECONF2022-74 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | VLD-283,ICD-284,DC-285,RECONF-286 |
| ページ範囲 | pp.182-187(VLD), pp.182-187(ICD), pp.182-187(DC), pp.182-187(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |