講演名 2022-11-30
ニューロンCMOSインバータを用いたFGC付き4入力可変論理回路のチップ試作とその評価
伊藤 祥磨(東海大), 西口 大嗣(東海大), 福原 雅朗(東海大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年,回路の再構成が可能であるFPGA (Field Programmable Gate Array) の需要が高まっており,様々な電子機器に用いられている.FPGAの論理要素には一般的にLUT (Look-Up Table) 回路が用いられ,面積効率などの点から4入力や6入力が主流である.我々の研究室では新たなFPGAの開発を目指し,4入力LUTに代わる回路として,ニューロンCMOSインバータを用いたFGC (Floating-Gate Calibration) 付き4入力可変論理回路 (4 in VLC: 4-input Variable Logic Circuit with FGC using neuron CMOS inverters) を提案し,提案4 in VLCのFGC動作と可変論理動作をHSPICEシミュレーションにより検証してきた.本論文では,Rohm0.18umプロセスで提案4 in VLCをチップ試作し,実機のFGC動作と可変論理動作を評価し,シミュレーション結果と実機評価結果とを比較し考察する.
抄録(英) Logic elements of FPGA generally use Look-Up Table (LUT) circuits, and the most common types of LUT are 4-input and 6-input due to area efficiency. We proposed a 4-input Variable Logic Circuit with FGC using neuron CMOS inverters (4 in VLC) as an alternative circuit to the 4-input LUT, and verified the FGC and variable logic operation of the 4 in VLC using HSPICE simulations. In this paper, we make a prototype chip of the 4 in VLC with Rohm 0.18um process, evaluate the FGC operation and variable logic operation, and compare the simulation results with the actual device behavior.
キーワード(和) ニューロンCMOSインバータ / 可変論理回路 / FPGA
キーワード(英) Neuron CMOS inverter / Variable Logic Circuit / FPGA
資料番号 VLD2022-45,ICD2022-62,DC2022-61,RECONF2022-68
発行日 2022-11-21 (VLD, ICD, DC, RECONF)

研究会情報
研究会 VLD / DC / RECONF / ICD / IPSJ-SLDM
開催期間 2022/11/28(から3日開催)
開催地(和) 金沢市文化ホール
開催地(英) Kanazawa Bunka Hall
テーマ(和) デザインガイア2022 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2022 -New Field of VLSI Design-
委員長氏名(和) 池田 奈美子(NTT) / 土屋 達弘(阪大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 越智 裕之(立命館大)
委員長氏名(英) Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Hiroyuki Ochi(Ritsumeikan Univ.)
副委員長氏名(和) 中武 繁寿(北九州市大) / 細川 利典(日大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大)
副委員長氏名(英) Shigetoshi Nakatake(Univ. of Kitakyushu) / Toshinori Hosokawa(Nihon Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo)
幹事氏名(和) 宮村 信(ナノブリッジ・セミコンダクター) / 今井 雅(弘前大) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大) / 川村 一志(東工大) / 今川 隆司(明大) / 細田 浩希(ソニーセミコンダクタソリューションズ) / 田中 勇気(日立)
幹事氏名(英) Makoto Miyamura(NBS) / Masashi Imai(Hirosaki Univ.) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Takashi Imagawa(Meiji Univ.) / Hiroki Hosoda(Sony Semiconductor Solutions) / Yuki Tanaka(HITACHI)
幹事補佐氏名(和) 西元 琢真(日立) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ)
幹事補佐氏名(英) Takuma Nishimoto(Hitachi) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology
本文の言語 JPN
タイトル(和) ニューロンCMOSインバータを用いたFGC付き4入力可変論理回路のチップ試作とその評価
サブタイトル(和)
タイトル(英) Prototype and evaluation of 4-input variable logic circuit with FGC using neuron CMOS inverter
サブタイトル(和)
キーワード(1)(和/英) ニューロンCMOSインバータ / Neuron CMOS inverter
キーワード(2)(和/英) 可変論理回路 / Variable Logic Circuit
キーワード(3)(和/英) FPGA / FPGA
第 1 著者 氏名(和/英) 伊藤 祥磨 / Shoma Ito
第 1 著者 所属(和/英) 東海大学(略称:東海大)
Tokai University(略称:Tokai Univ.)
第 2 著者 氏名(和/英) 西口 大嗣 / Daishi Nishiguchi
第 2 著者 所属(和/英) 東海大学(略称:東海大)
Tokai University(略称:Tokai Univ.)
第 3 著者 氏名(和/英) 福原 雅朗 / Masaaki Fukuhara
第 3 著者 所属(和/英) 東海大学(略称:東海大)
Tokai University(略称:Tokai Univ.)
発表年月日 2022-11-30
資料番号 VLD2022-45,ICD2022-62,DC2022-61,RECONF2022-68
巻番号(vol) vol.122
号番号(no) VLD-283,ICD-284,DC-285,RECONF-286
ページ範囲 pp.150-155(VLD), pp.150-155(ICD), pp.150-155(DC), pp.150-155(RECONF),
ページ数 6
発行日 2022-11-21 (VLD, ICD, DC, RECONF)