講演名 2022-10-25
誤差制御型TFHE上の加算のハードウエアによる高速化
? 寅帆(東大), 池田 誠(東大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) Fully homomorphic encryption (FHE) is expected to be used in the secure delegating computation. The bootstrapping in the Fully homomorphic encryption over Torus (TFHE) is the fastest in all FHE schemes now, so compared with BGV scheme TFHE is more friendly in deep leveled computation situations. However, the speed of TFHE-based operation is too slow. For example, the TFHE-based 32-bit addition needs 2.9s. This design focuses on improving the speed of TFHE-based addition by new hardware structures. We propose an error-controlled method to construct bigger multi-input-output gates. Now, it is possible to build a 5-input gate with the same security level. Then, we optimize the process of blind rotation. Last, we optimize the key switching process to make the key smaller. The size of the new key switching key is 277 times smaller than the original one. From RTL simulation, a 32-bits TFHE-based adder will use 84.3ms, 34 times faster than the original scheme.
抄録(英) Fully homomorphic encryption (FHE) is expected to be used in the secure delegating computation. The bootstrapping in the Fully homomorphic encryption over Torus (TFHE) is the fastest in all FHE schemes now, so compared with BGV scheme TFHE is more friendly in deep leveled computation situations. However, the speed of TFHE-based operation is too slow. For example, the TFHE-based 32-bit addition needs 2.9s. This design focuses on improving the speed of TFHE-based addition by new hardware structures. We propose an error-controlled method to construct bigger multi-input-output gates. Now, it is possible to build a 5-input gate with the same security level. Then, we optimize the process of blind rotation. Last, we optimize the key switching process to make the key smaller. The size of the new key switching key is 277 times smaller than the original one. From RTL simulation, a 32-bits TFHE-based adder will use 84.3ms, 34 times faster than the original scheme.
キーワード(和) Fully homomorphic encryption / TFHE / TFHE-based adders / Hardware accelerators / Error controlled
キーワード(英) Fully homomorphic encryption / TFHE / TFHE-based adders / Hardware accelerators / Error controlled
資料番号 HWS2022-40,ICD2022-32
発行日 2022-10-18 (HWS, ICD)

研究会情報
研究会 HWS / ICD
開催期間 2022/10/25(から1日開催)
開催地(和) 立命館びわこくさつキャンパス
開催地(英)
テーマ(和) ハードウェアセキュリティ,一般
テーマ(英) Hardware Security, etc.
委員長氏名(和) 永田 真(神戸大) / 高橋 真史(キオクシア)
委員長氏名(英) Makoto Nagata(Kobe Univ.) / Masafumi Takahashi(Kioxia)
副委員長氏名(和) 林 優一(奈良先端大) / 鈴木 大輔(三菱電機) / 池田 誠(東大)
副委員長氏名(英) Yuichi Hayashi(NAIST) / Daisuke Suzuki(Mitsubishi Electric) / Makoto Ikeda(Univ. of Tokyo)
幹事氏名(和) 山本 弘毅(ソニーセミコンダクタソリューションズ) / 藤本 大介(奈良先端大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 宮地 幸祐(信州大)
幹事氏名(英) Hirotake Yamamotoi(Sony Semiconductor Solutions) / Daisuke Fujimotoi(NAIST) / Koji Nii(TSMC) / Kosuke Miyaji(Shinshu Univ.)
幹事補佐氏名(和) / 吉原 義昭(キオクシア) / 塩見 準(阪大) / 久保木 猛(ソニーセミコンダクタソリューションズ)
幹事補佐氏名(英) / Yoshiaki Yoshihara(KIOXIA) / Jun Shiomi(Osaka Univ.) / Takeshi Kuboki(Sony Semiconductor Solutions)

講演論文情報詳細
申込み研究会 Technical Committee on Hardware Security / Technical Committee on Integrated Circuits and Devices
本文の言語 ENG-JTITLE
タイトル(和) 誤差制御型TFHE上の加算のハードウエアによる高速化
サブタイトル(和)
タイトル(英) Hardware Acceleration of TFHE-based Adder by Controlling Error
サブタイトル(和)
キーワード(1)(和/英) Fully homomorphic encryption / Fully homomorphic encryption
キーワード(2)(和/英) TFHE / TFHE
キーワード(3)(和/英) TFHE-based adders / TFHE-based adders
キーワード(4)(和/英) Hardware accelerators / Hardware accelerators
キーワード(5)(和/英) Error controlled / Error controlled
第 1 著者 氏名(和/英) ? 寅帆 / Yinfan Zhao
第 1 著者 所属(和/英) 東京大学(略称:東大)
University of Tokyo(略称:Univ. of Tokyo)
第 2 著者 氏名(和/英) 池田 誠 / Ikeda Makoto
第 2 著者 所属(和/英) 東京大学(略称:東大)
University of Tokyo(略称:Univ. of Tokyo)
発表年月日 2022-10-25
資料番号 HWS2022-40,ICD2022-32
巻番号(vol) vol.122
号番号(no) HWS-227,ICD-228
ページ範囲 pp.58-63(HWS), pp.58-63(ICD),
ページ数 6
発行日 2022-10-18 (HWS, ICD)