| 講演名 | 2022-10-11 SRAM の動作電圧引き下げによる量子化ニューラルネットワークの低電力化 呉 吉(千葉大), 難波 一輝(千葉大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 人工知能の技術の進歩に伴い，ニューラルネットワークは,画像の認識において優れた性能を発揮する機械学習として注目されている.高い精度を得るためには大量の演算リソースや消費電力が必要であるため,メモリや消費電力に制限のあるエッジデバイスへの組み込みには課題が存在する.そこで,演算負荷を下げるために,多くの乗算と加算により構成されるニューラルネットワークの演算を低ビット数へ量子化し,AIoT(Artificial Intelligence of Things)など専用のハードウェア上で実行する技術の研究が行われてきた. そこで，本論文では、高電圧および低電圧モードに基づくSRAMを量子化ニューラルネットワークの重みを保存するように提案する．一般的に、ニューラルネットワークを量子化すること及びSRAMの動作電圧を引き下げることで、認識率が低下.両者と認識率の関係を調査し，高い認識率を保ちながら消費電力を引き下げることのできる回路モデルを示す. |
| 抄録(英) | With the advancement of artificial intelligence technologies, neural networks have been attracting attention as a machine learning technique that provides superior performance in image recognition. Since high-precision neural network computing inevitably requires enormous computational resources and power consumption, there are challenges in integrating neural networks into edge devices with limited memory and power consumption. Therefore, to reduce the computational load, research has been conducted to quantize neural network operations, which are composed of many multiplications and additions, to a low-bit number and to execute them on dedicated hardware such as AIoT (Artificial Intelligence of Things). In this paper, we propose an SRAM based on high-voltage and low-voltage modes to store the weights of the quantized neural network. In general, quantization of neural networks and lowering the operating voltage of SRAM reduce the recognition accuracy rate. We investigated the relationship between the two operations mentioned above and the recognition accuracy rate. We proposed a circuit model that can lower power consumption while maintaining a high recognition rate. |
| キーワード(和) | 量子化 / ニューラルネットワーク / SRAM |
| キーワード(英) | Quantization / Neural Networks / SRAM |
| 資料番号 | CPSY2022-20,DC2022-20 |
| 発行日 | 2022-10-04 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2022/10/11(から2日開催) |
| 開催地（和） | 湯沢東映ホテル |
| 開催地（英） | Yuzawa Toei Hotel |
| テーマ（和） | HotSPA2022: アーキテクチャ, コンピュータシステム, ディペンダブルコンピューティング および一般 |
| テーマ（英） | System Architecture, Computer Systems, Dependable Computing, etc. |
| 委員長氏名（和） | 鯉渕 道紘(NII) / 土屋 達弘(阪大) / 津邑 公暁(名工大) |
| 委員長氏名（英） | Michihiro Koibuchi(NII) / Tatsuhiro Tsuchiya(Osaka Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
| 副委員長氏名（和） | 中島 耕太(富士通研) / 津邑 公暁(名工大) / 細川 利典(日大) |
| 副委員長氏名（英） | Kota Nakajima(Fujitsu Lab.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Toshinori Hosokawa(Nihon Univ.) |
| 幹事氏名（和） | 井口 寧(北陸先端大) / 小川 周吾(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 今村 智史(富士通研) / 谷本 輝夫(九大) / 新田 高庸(会津大) / 八巻 隼人(電通大) |
| 幹事氏名（英） | Yasushi Inoguchi(JAIST) / Shugo Ogawa(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Satoshi Imamura(Fujitsu Labs.) / Teruo Tanimoto(Kyushu Univ.) / 新田 高庸(会津大) / 八巻 隼人(電通大) |
| 幹事補佐氏名（和） | 小林 諒平(筑波大) / 宮島 敬明(明大) |
| 幹事補佐氏名（英） | Ryohei Kobayashi(Tsukuba Univ.) / Takaaki Miyajima(Meiji Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | ENG-JTITLE |
| タイトル（和） | SRAM の動作電圧引き下げによる量子化ニューラルネットワークの低電力化 |
| サブタイトル（和） | |
| タイトル（英） | Low power quantized neural network by reducing the operating voltage of SRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 量子化 / Quantization |
| キーワード(2)（和/英） | ニューラルネットワーク / Neural Networks |
| キーワード(3)（和/英） | SRAM / SRAM |
| 第 1 著者 氏名（和/英） | 呉 吉 / Ji Wu |
| 第 1 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ) |
| 第 2 著者 氏名（和/英） | 難波 一輝 / Kazuteru Namba |
| 第 2 著者 所属（和/英） | 千葉大学(略称：千葉大) Chiba University(略称：Chiba Univ) |
| 発表年月日 | 2022-10-11 |
| 資料番号 | CPSY2022-20,DC2022-20 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | CPSY-204,DC-205 |
| ページ範囲 | pp.14-19(CPSY), pp.14-19(DC), |
| ページ数 | 6 |
| 発行日 | 2022-10-04 (CPSY, DC) |