講演名 | 2022-08-10 超低遅延画像認識に向けたデジタルIn-Imager二次元畳み込みニューラルネットワークアクセラレータとイメージャを集積化したIC 王 叡智(東大), 高宮 真(東大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | リアルタイム画像認識分野において、畳み込みニューラルネットワーク演算の遅延時間が課題となっている。そこで本発表では、低遅延の畳み込み演算を目指して、デジタルIn-Imager二次元畳み込みニューラルネットワークアクセラレータを提案する。提案では、Imager回路の内部でピクセル並列の二次元一括で畳み込み演算を行うことにより、入力画像サイズに依存せずに超低遅延で畳み込み演算を実現することができる。180 nm CMOSプロセスで設計試作を行った結果、提案アクセラレータは電源電圧1V、周波数35.7MHzにて3.22μs/カーネルの超低遅延に達成し、従来研究より遅延時間を80.5%削減した。 |
抄録(英) | In the field of real-time image recognition, the computing latency of convolutional neural network become an issue. In this paper, we propose an all-digital in-imager 2D binary convolutional neural network (II2D-BNN) architecture for low-latency convolutional neural network computation. In II2D-BNN, multiply-accumulate operations (MACs) are processed inside the imager array parallelly in 2D, which makes convolutional operations be realized with ultra-low latency independent of input image size. A 30 × 30 II2D-BNN accelerator IC integrating imager circuit is fabricated with the 180 nm CMOS process. It achieved a 3.22 μs/kernel latency on the first layer convolution at the power supply of 1 V and the clock frequency of 35.7 MHz, reducing 80.5 % of latency compared with the state-of-the-art in/near-imager-computing work. |
キーワード(和) | 畳み込みニューラルネットワーク / 超低遅延 / 二次元積和演算 / In-imager演算 / 画像認識 |
キーワード(英) | Convolutional neural network / Ultra-low-latency / Batch-processing-in-2D / In-imager-computing / Image classification |
資料番号 | SDM2022-53,ICD2022-21 |
発行日 | 2022-08-01 (SDM, ICD) |
研究会情報 | |
研究会 | ICD / SDM / ITE-IST |
---|---|
開催期間 | 2022/8/8(から3日開催) |
開催地(和) | オンライン開催に変更 現地開催(北海道大学百年記念会館)は中止 |
開催地(英) | |
テーマ(和) | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
テーマ(英) | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
委員長氏名(和) | 高橋 真史(キオクシア) / 大見 俊一郎(東工大) / 秋田 純一(金沢大) |
委員長氏名(英) | Masafumi Takahashi(Kioxia) / Shunichiro Ohmi(Tokyo Inst. of Tech.) / 秋田 純一(金沢大) |
副委員長氏名(和) | 池田 誠(東大) / 宇佐美 達矢(日本エーエスエム) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
副委員長氏名(英) | Makoto Ikeda(Univ. of Tokyo) / Tatsuya Usami(ASM Japan) / 池辺 将之(北大) / 廣瀬 裕(パナソニック) |
幹事氏名(和) | 宮地 幸祐(信州大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 諏訪 智之(東北大) / 野田 泰史(パナソニック) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) |
幹事氏名(英) | Kosuke Miyaji(Shinshu Univ.) / Koji Nii(TSMC) / Tomoyuki Suwa(Tohoku Univ.) / Taiji Noda(Panasonic) / 小室 孝(埼玉大) / 下ノ村 和弘(立命館大) / 香川 景一郞(静岡大) / 徳田 崇(東工大) / 黒田 理人(東北大) / 船津 良平(NHK) |
幹事補佐氏名(和) | 塩見 準(阪大) / 吉原 義昭(キオクシア) / 久保木 猛(ソニーセミコンダクタソリューションズ) / 細井 卓治(関西学院大) / 二瀬 卓也(サンディスク) / 山下 雄一郎(TSMC) / 大倉 俊介(立命館大) / 竹本 良章(メムスコア) |
幹事補佐氏名(英) | Jun Shiomi(Osaka Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Sony Semiconductor Solutions) / Takuji Hosoi(Kwansei Gakuin Univ.) / Takuya Futase(SanDisk) / 山下 雄一郎(TSMC) / 大倉 俊介(立命館大) / 竹本 良章(メムスコア) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Silicon Device and Materials / Technical Group on Information Sensing Technologies |
---|---|
本文の言語 | ENG-JTITLE |
タイトル(和) | 超低遅延画像認識に向けたデジタルIn-Imager二次元畳み込みニューラルネットワークアクセラレータとイメージャを集積化したIC |
サブタイトル(和) | |
タイトル(英) | IC with Integrated Imager and Ultra-Low Latency All-Digital In-Imager 2D Binary Convolutional Neural Network Accelerator for Image Classification |
サブタイトル(和) | |
キーワード(1)(和/英) | 畳み込みニューラルネットワーク / Convolutional neural network |
キーワード(2)(和/英) | 超低遅延 / Ultra-low-latency |
キーワード(3)(和/英) | 二次元積和演算 / Batch-processing-in-2D |
キーワード(4)(和/英) | In-imager演算 / In-imager-computing |
キーワード(5)(和/英) | 画像認識 / Image classification |
第 1 著者 氏名(和/英) | 王 叡智 / Wang Ruizhi |
第 1 著者 所属(和/英) | 東京大学(略称:東大) University of Tokyo(略称:The Univ. of Tokyo) |
第 2 著者 氏名(和/英) | 高宮 真 / Takamiya Makoto |
第 2 著者 所属(和/英) | 東京大学(略称:東大) University of Tokyo(略称:The Univ. of Tokyo) |
発表年月日 | 2022-08-10 |
資料番号 | SDM2022-53,ICD2022-21 |
巻番号(vol) | vol.122 |
号番号(no) | SDM-148,ICD-149 |
ページ範囲 | pp.87-92(SDM), pp.87-92(ICD), |
ページ数 | 6 |
発行日 | 2022-08-01 (SDM, ICD) |