| 講演名 | 2022-07-29 メモリネットワークにおけるコヒーレンスディレクトリの配置に関する検討 亀山 祐己(慶大), 丹羽 直也(慶大), 藤木 大地(慶大), 鯉渕 道紘(NII), 天野 英晴(慶大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Memory Cube(MC) は、DRAM チップを三次元積層し、最下層にロジック層を配置して管理するメモリモジュールである。ロジック層はルーティング機能を有しており、パケットを目的地までルーティングできる。そこで、複数の MC を相互接続することでメモリネットワークを構築する Memory-centric Network(MCN) が提唱されている。しかし、MCN では従来のプロセッサを直接接続するネットワークと比較して、コヒーレンス管理のためのメッセージのホップ数やレイテンシが大きくなってしまう。従来の MCN では、データコヒーレンスを管理するコヒーレンスディレクトリはプロセッサに配置されていると想定されていた。しかし、プロセッサにコヒーレンスディレクトリを配置すると、プロセッサから見て自身が管理していない MC に対してアクセスを行う際に、共有者情報の確認のために他のプロセッサにアクセスする必要がある。これは無効化信号やそれに対する ACK の通信が発生する write アクセスにおいて特にオーバーヘッドになり得る。そこで本研究ではコヒーレンスディレクトリを MC のロジック層に配置し、MC が各自のデータのコヒーレンスを管理する方法を提案する。これによって、共有者情報を確認する際に他のプロセッサにアクセスする必要がなくなり、コヒーレンス管理のためのメッセージのホップ数やレイテンシを小さくすることが可能である。合成トラフィックと実アプリケーションによる評価を行った結果、合成トラフィックでは約 15%のサイクル数の削減、実アプリケーションでは約 25%のサイクル数を削減可能であることが分かった。 |
| 抄録(英) | Memory Cube (MC) is a memory module that manages three-dimensional stacking of DRAM chips with a logic layer on the bottom layer. The logic layer has a routing function and can route packets to their destinations. Therefore, a Memory-centric Network (MCN) has been proposed to construct a memory network by interconnecting multiple MCs. However, the number of message hops and latency for coherence management are larger in MCNs than in conventional networks that directly connect processors. In conventional MCNs, the coherence directory, which manages data coherence, is assumed to be located in the processor. However, if the coherence directory is placed in the processor, when accessing an MC that is not managed by itself from the processor's point of view, it is necessary to access another processor to check the sharer information. This can be an overhead, especially for write accesses where invalidation signals and ACK communication occur. Therefore, we propose a method in which a coherence directory is placed in the logic layer of the MC and the MC manages the coherence of its own data. This eliminates the need to access other processors to check the sharer information and reduces the number of message hops and latency for coherence management. Evaluation with synthetic traffic and real applications showed that the proposed method can reduce the number of cycles by about 15% for synthetic traffic and by about 25% for real applications. |
| キーワード(和) | メモリキューブ / メモリネットワーク / コヒーレンスディレクトリ / Memory-centric Network / HMC |
| キーワード(英) | Memory Cube / Memory Network / Coherence Directory / Memory-centric Network / HMC |
| 資料番号 | CPSY2022-14,DC2022-14 |
| 発行日 | 2022-07-20 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2022/7/27(から3日開催) |
| 開催地（和） | 海峡メッセ下関 |
| 開催地（英） | Kaikyo Messe Shimonoseki |
| テーマ（和） | SWoPP2022: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2022: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 委員長氏名（和） | 鯉渕 道紘(NII) / 土屋 達弘(阪大) / 津邑 公暁(名工大) |
| 委員長氏名（英） | Michihiro Koibuchi(NII) / Tatsuhiro Tsuchiya(Osaka Univ.) / 津邑 公暁(名工大) |
| 副委員長氏名（和） | 中島 耕太(富士通研) / 津邑 公暁(名工大) / 細川 利典(日大) |
| 副委員長氏名（英） | Kota Nakajima(Fujitsu Lab.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Toshinori Hosokawa(Nihon Univ.) |
| 幹事氏名（和） | 井口 寧(北陸先端大) / 小川 周吾(日立) / 新井 雅之(日大) / 難波 一輝(千葉大) / 今村 智史(富士通研) / 谷本 輝夫(九大) / 新田 高庸(会津大) / 八巻 隼人(電通大) |
| 幹事氏名（英） | Yasushi Inoguchi(JAIST) / Shugo Ogawa(Hitachi) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / 今村 智史(富士通研) / 谷本 輝夫(九大) / 新田 高庸(会津大) / 八巻 隼人(電通大) |
| 幹事補佐氏名（和） | 小林 諒平(筑波大) / 宮島 敬明(明大) |
| 幹事補佐氏名（英） | Ryohei Kobayashi(Tsukuba Univ.) / Takaaki Miyajima(Meiji Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メモリネットワークにおけるコヒーレンスディレクトリの配置に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | Efficient placement of coherence directories in memory networks |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メモリキューブ / Memory Cube |
| キーワード(2)（和/英） | メモリネットワーク / Memory Network |
| キーワード(3)（和/英） | コヒーレンスディレクトリ / Coherence Directory |
| キーワード(4)（和/英） | Memory-centric Network / Memory-centric Network |
| キーワード(5)（和/英） | HMC / HMC |
| 第 1 著者 氏名（和/英） | 亀山 祐己 / Yuki Kameyama |
| 第 1 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 丹羽 直也 / Naoya Niwa |
| 第 2 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 藤木 大地 / Daichi Fujiki |
| 第 3 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 鯉渕 道紘 / Michihiro Koibuchi |
| 第 4 著者 所属（和/英） | 国立情報学研究所(略称：NII) National Institute of Informatics(略称：NII) |
| 第 5 著者 氏名（和/英） | 天野 英晴 / Hidearu Amano |
| 第 5 著者 所属（和/英） | 慶應義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 発表年月日 | 2022-07-29 |
| 資料番号 | CPSY2022-14,DC2022-14 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | CPSY-133,DC-134 |
| ページ範囲 | pp.77-82(CPSY), pp.77-82(DC), |
| ページ数 | 6 |
| 発行日 | 2022-07-20 (CPSY, DC) |