| 講演名 | 2022-06-08 ハードウェアとソフトウェアの協調動作によるAI推論処理の高速化の検討 川上 智也(阪工大), 中西 知嘉子(阪工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | AI推論処理をソフトウェアとハードウェアで協調処理させる際、Python言語ではネットワーク構造の解析が困難なため、協調処理させることができない。そこで、学習済みモデルのネットワーク情報を抜き出し、C＋＋言語で実行させることで、SoCFPGAボードでの協調動作を実現し高速化を図る。対象ネットワークとしてEfficientNetB0を選択し、CPUでの処理時間の約9割を占める畳み込み層(Conv2D層)について、汎用性のある並列高速処理が可能な回路を設計する。 |
| 抄録(英) | When cooperative processing of AI inference processing between software and hardware, it is difficult to analyze network structures in the Python language, so cooperative processing is not possible. Therefore, we extracted the network information from the learned model and executed it in the C++ language to achieve cooperative operation on a SoCFPGA board and speed up the process. EfficientNetB0 was selected as the target network, and a circuit that enables general-purpose parallel high-speed processing was designed for the convolutional layer (Conv2D layer), which accounts for approximately 90% of the processing time on the CPU. |
| キーワード(和) | SoC FPGA / 高位合成 / EfficientNet / 畳み込み演算 / Ultra96-V2 |
| キーワード(英) | SoC FPGA / higher synthesis / EfficientNet / convolutional operation / Ultra96-V2 |
| 資料番号 | RECONF2022-14 |
| 発行日 | 2022-05-31 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2022/6/7(から2日開催) |
| 開催地（和） | 筑波大学計算科学研究センター |
| 開催地（英） | CCS, Univ. of Tsukuba |
| テーマ（和） | リコンフィギャラブルシステム，一般 |
| テーマ（英） | Reconfigurable system, etc. |
| 委員長氏名（和） | 佐野 健太郎(理研) |
| 委員長氏名（英） | Kentaro Sano(RIKEN) |
| 副委員長氏名（和） | 山口 佳樹(筑波大) / 泉 知論(立命館大) |
| 副委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 佐藤 幸紀(豊橋技科大) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Yukinori Sato(Toyohashi Univ. of Tech.) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(琉球大学) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハードウェアとソフトウェアの協調動作によるAI推論処理の高速化の検討 |
| サブタイトル（和） | |
| タイトル（英） | Consideration of speeding up AI inference processing by cooperative operation of hardware and software |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SoC FPGA / SoC FPGA |
| キーワード(2)（和/英） | 高位合成 / higher synthesis |
| キーワード(3)（和/英） | EfficientNet / EfficientNet |
| キーワード(4)（和/英） | 畳み込み演算 / convolutional operation |
| キーワード(5)（和/英） | Ultra96-V2 / Ultra96-V2 |
| 第 1 著者 氏名（和/英） | 川上 智也 / Tomoya Kawakami |
| 第 1 著者 所属（和/英） | 大阪工業大学(略称：阪工大) Osaka Institute of Technology(略称：OIT) |
| 第 2 著者 氏名（和/英） | 中西 知嘉子 / Chikako Nakanishi |
| 第 2 著者 所属（和/英） | 大阪工業大学(略称：阪工大) Osaka Institute of Technology(略称：OIT) |
| 発表年月日 | 2022-06-08 |
| 資料番号 | RECONF2022-14 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | RECONF-60 |
| ページ範囲 | pp.57-62(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-05-31 (RECONF) |