| 講演名 | 2022-03-07 8T-SRAMを用いた高スループットな2値化ニューラルネットワーク用インメモリアクセラレータ 田形 寛斗(京大), 粟野 皓光(京大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 2値化深層ニューラルネットワーク用のインメモリアクセラレータを提案した．提案回路では，通常相補的に利用されるビットラインをそれぞれ独立に用いることで積和演算の実行速度を最大2倍にした．提案回路のシミュレーションでは92.47%のMNIST分類精度を達成し，既存研究と比べ消費エネルギーを28%削減した． |
| 抄録(英) | An in-memory accelerator for binary deep neural networks is presented. The proposed circuit doubled the execution speed of product-sum operations by using bit-lines independently, which are usually used complementarily. The proposed circuit achieved 92.47% classification accuracy of MNIST in simulations, and its energy consumption is reduced by 28% from existing research. |
| キーワード(和) | 深層ニューラルネットワーク / 2値化ニューラルネットワーク / インメモリコンピューティング |
| キーワード(英) | Deep neural network / Binary neural network / In-memory computing |
| 資料番号 | VLD2021-88,HWS2021-65 |
| 発行日 | 2022-02-28 (VLD, HWS) |
| 研究会情報 | |
| 研究会 | VLD / HWS |
|---|---|
| 開催期間 | 2022/3/7(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 委員長氏名（和） | 小林 和淑(京都工繊大) / 島崎 靖久(ルネサスエレクトロニクス) |
| 委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Yasuhisa Shimazaki(Renesas Electronics) |
| 副委員長氏名（和） | 池田 奈美子(NTT) / 永田 真(神戸大) / 鈴木 大輔(三菱電機) |
| 副委員長氏名（英） | Minako Ikeda(NTT) / Makoto Nagata(Kobe Univ.) / Daisuke Suzuki(Mitsubishi Electric) |
| 幹事氏名（和） | 兼本 大輔(大阪大学) / 宮村 信(NEC) / 高橋 順子(NTT) / 藤本 大介(奈良先端大) |
| 幹事氏名（英） | Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Junko Takahashi(NTT) / Daisuke Fujimotoi(NAIST) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Hardware Security |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 8T-SRAMを用いた高スループットな2値化ニューラルネットワーク用インメモリアクセラレータ |
| サブタイトル（和） | |
| タイトル（英） | High-throughput In-Memory Accelerator for Binarized Neural Network based on 8T-SRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 深層ニューラルネットワーク / Deep neural network |
| キーワード(2)（和/英） | 2値化ニューラルネットワーク / Binary neural network |
| キーワード(3)（和/英） | インメモリコンピューティング / In-memory computing |
| 第 1 著者 氏名（和/英） | 田形 寛斗 / Hiroto Tagata |
| 第 1 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 第 2 著者 氏名（和/英） | 粟野 皓光 / Hiromitsu Awano |
| 第 2 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 発表年月日 | 2022-03-07 |
| 資料番号 | VLD2021-88,HWS2021-65 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | VLD-412,HWS-413 |
| ページ範囲 | pp.63-68(VLD), pp.63-68(HWS), |
| ページ数 | 6 |
| 発行日 | 2022-02-28 (VLD, HWS) |