| 講演名 | 2022-03-01 オンチップ遅延測定における温度電圧の影響補正について 加藤 隆明(九工大), 三宅 庸資(プリバテック), 梶原 誠司(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 論理回路の経年劣化の問題に対して，フィールドで定期的に遅延測定することが有効である．フィールド測定した遅延値は測定時の温度や電圧の変動の影響を受けているため，異なる時刻で測定した遅延値を比較するには，温度電圧の環境変動の影響を排除するよう遅延値を補正する必要がある．これまでに，遅延と同時に測定したチップの温度電圧値を使って遅延値の補正を行う手法が提案されているが，この手法は温度電圧の計算を含め複数の計算過程を経るため，途中の式の近似誤差が蓄積され補正誤差が拡大する課題があった．本稿では，この補正誤差の低減のため，温度電圧値を用いずにリングオシレータの測定値を用いた新たな温度電圧影響の補正手法の提案する．更に式精度を高めるために電圧が異なる測定値2点などを用いて補正式のキャリブレーション処理も導入する．本稿の最後に，65nmCMOS試作チップの実測データにより提案手法の有効性を示す． |
| 抄録(英) | It is effective for aging of a logic circuit to measure a circuit delay periodically in field. In order to compare the delay value with other values measured in different time, the delay value should be corrected because the circuit delay is affected by variation of temperature and voltage in field measurement. In the previous work correction was done by using temperature and voltage values computed with an on-chip sensor, however it had a problem that correction errors are accumulated through the complex calculation process. This paper proposes a new correction method to eliminate temperature and voltage effects from measured delay values with ring-oscillators. In addition, a calibration method for reducing correction errors is proposed, and finally evaluation results with TEG chips in 65nm CMOS process shows effectiveness of the proposed methods. |
| キーワード(和) | 遅延測定 / フィールドテスト / 論理BIST / 劣化検知 / リングオシレータ |
| キーワード(英) | Delay measurement / In-field test / Logic BIST / Degradation detection / Ring-Oscillator |
| 資料番号 | DC2021-67 |
| 発行日 | 2022-02-22 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2022/3/1(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 委員長氏名（和） | 高橋 寛(愛媛大) |
| 委員長氏名（英） | Hiroshi Takahashi(Ehime Univ.) |
| 副委員長氏名（和） | 土屋 達弘(阪大) |
| 副委員長氏名（英） | Tatsuhiro Tsuchiya(Osaka Univ.) |
| 幹事氏名（和） | 新井 雅之(日大) / 難波 一輝(千葉大) |
| 幹事氏名（英） | Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | オンチップ遅延測定における温度電圧の影響補正について |
| サブタイトル（和） | |
| タイトル（英） | On Correction for Temperature and Voltage Effects in On-Chip Delay Measurement |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延測定 / Delay measurement |
| キーワード(2)（和/英） | フィールドテスト / In-field test |
| キーワード(3)（和/英） | 論理BIST / Logic BIST |
| キーワード(4)（和/英） | 劣化検知 / Degradation detection |
| キーワード(5)（和/英） | リングオシレータ / Ring-Oscillator |
| 第 1 著者 氏名（和/英） | 加藤 隆明 / Takaaki Kato |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 2 著者 氏名（和/英） | 三宅 庸資 / Yousuke Miyake |
| 第 2 著者 所属（和/英） | 株式会社プリバテック(略称：プリバテック) PRIVATECH Inc.(略称：PRIVATECH) |
| 第 3 著者 氏名（和/英） | 梶原 誠司 / Seiji Kajihara |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 発表年月日 | 2022-03-01 |
| 資料番号 | DC2021-67 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | DC-388 |
| ページ範囲 | pp.18-23(DC), |
| ページ数 | 6 |
| 発行日 | 2022-02-22 (DC) |