| 講演名 | 2022-01-24 仮想エンジンアーキテクチャにおけるRISC-V同時マルチスレッディング(SMT)コアの実現 田中 秀太朗(東京農工大), 田中 友章(東京農工大), 長岡 慶太(東京農工大), 東 良輔(東京農工大), 関部 勉(ArchiTek), 高田 周一(ArchiTek), 中條 拓伯(東京農工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 異なる目的に特化したエンジンを複数種類搭載し動作するヘテロジニアス構成の仮想エンジンアーキテクチャ上で，同時マルチスレッディング（SMT）が動作可能なRISC-VコアであるCRVSコアを実装した．SMTでは単にマルチコア化するよりも低リソースでの複数スレッド同時実行が可能という長所がある．また，CRVSの位置付けとしてはSMTを活かした他エンジンの動作支援が挙げられる．なお，当RISC-VコアはArchiTek社が開発するエッジAI向けチップ “Chichibu” に搭載される予定である．本研究では過去の実装と比較しリソース使用量を半分以下に削減し，またメモリに遅延がある場合でもSMTを用いることにより3%から6%程度IPCが向上した． |
| 抄録(英) | The RISC-V core which supports simultaneous multithreading (SMT) on a heterogeneous virtual engine architecture has been implemented. In the arcitecture multiple types of engines which are specialized for di?erent purposes are conducted. As the advantage of SMT, the RISC-V SMT core allows multiple threads to be executed simultaneously at a lower cost than simply using multiple cores. The RISC-V core supports operations of other engines under the SMT mechanism in order to be installed in ”Chichibu” which is developed by ArchiTek as a multicore chip for edge AI. In this implementation, we have reduced the hardware resource usage to less than half of the previous implementation. Also the IPC has been improved by about 3% to 6% by using SMT even when delays in instruction and data memory is brought. |
| キーワード(和) | RISC-V / 同時マルチスレッディング / AI / ヘテロジニアスプロセッサ |
| キーワード(英) | RISC-V / Simultaneous Multithreading / AI / Heterogeneous Processor |
| 資料番号 | VLD2021-57,CPSY2021-26,RECONF2021-65 |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | RECONF / VLD / CPSY / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2022/1/24(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 佐野 健太郎(理研) / 小林 和淑(京都工繊大) / 鯉渕 道紘(NII) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Kentaro Sano(RIKEN) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Michihiro Koibuchi(NII) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 奈美子(NTT) / 中島 耕太(富士通研) / 津邑 公暁(名工大) |
| 副委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Minako Ikeda(NTT) / Kota Nakajima(Fujitsu Lab.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 中原 啓貴(東工大) / 兼本 大輔(大阪大学) / 宮村 信(NEC) / 井口 寧(北陸先端大) / 小川 周吾(日立) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Yasushi Inoguchi(JAIST) / Shugo Ogawa(Hitachi) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(琉球大学) / / 小林 諒平(筑波大) / 宮島 敬明(明大) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / / Ryohei Kobayashi(Tsukuba Univ.) / Takaaki Miyajima(Meiji Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 仮想エンジンアーキテクチャにおけるRISC-V同時マルチスレッディング(SMT)コアの実現 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of a RISC-V SMT Core in Virtual Engine Architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | RISC-V / RISC-V |
| キーワード(2)（和/英） | 同時マルチスレッディング / Simultaneous Multithreading |
| キーワード(3)（和/英） | AI / AI |
| キーワード(4)（和/英） | ヘテロジニアスプロセッサ / Heterogeneous Processor |
| 第 1 著者 氏名（和/英） | 田中 秀太朗 / Hidetaro Tanaka |
| 第 1 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 2 著者 氏名（和/英） | 田中 友章 / Tomoaki Tanaka |
| 第 2 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 3 著者 氏名（和/英） | 長岡 慶太 / Keita Nagaoka |
| 第 3 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 4 著者 氏名（和/英） | 東 良輔 / Ryosuke Higashi |
| 第 4 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 第 5 著者 氏名（和/英） | 関部 勉 / Tsutomu Sekibe |
| 第 5 著者 所属（和/英） | ArchiTek株式会社(略称：ArchiTek) ArchiTek Corporation(略称：ArchiTek) |
| 第 6 著者 氏名（和/英） | 高田 周一 / Shuichi Takada |
| 第 6 著者 所属（和/英） | ArchiTek株式会社(略称：ArchiTek) ArchiTek Corporation(略称：ArchiTek) |
| 第 7 著者 氏名（和/英） | 中條 拓伯 / Hironori Nakajo |
| 第 7 著者 所属（和/英） | 東京農工大学(略称：東京農工大) Tokyo University of Agriculture and Technology(略称：TUAT) |
| 発表年月日 | 2022-01-24 |
| 資料番号 | VLD2021-57,CPSY2021-26,RECONF2021-65 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | VLD-342,CPSY-343,RECONF-344 |
| ページ範囲 | pp.43-48(VLD), pp.43-48(CPSY), pp.43-48(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) |