| 講演名 | 2022-01-24 RTOS利用システムの汎用高位合成系を用いたフルハードウェア化 安堂 拓也(関西学院大), 石井 雄吾(関西学院大), 石浦 菜岐佐(関西学院大), 冨山 宏之(立命館大), 神原 弘之(京都高度技研), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では, RTOS を用いたシステムのフルハードウェア実装を汎用的な高位合成システムによって行う手法を提案する. 六車らは, タスク/ハンドラおよび RTOS のカーネル機能を全てハードウェア化することによりリアルタイムシステムの応答性能を飛躍的に向上させる手法を提案しているが, 独自のハ?イナリ合成システムに依存しており, 汎用的な高位合成システムではタスクの実行制御や共有変数へのアクセスをそのまま合成することが困難であった. 本稿では, タスクの実行を実行/停止信号ではなく, タスクからのサービス要求の実行/保留により制御する方式と, メモリアクセスのラッパークラスを定義して最小限の書き換えで共有変数へのアクセスを可能にする方法により, 一般的な高位合成システムで RTOS 利用システムのフルハードウェア実装を可能にする. 本手法を TOPPERS/ASP3 カーネル付属サンプル sample1 を縮小したプログラムに適用した結果, Xilinx Vitis HLS を用いてハードウェアを合成することができた. また, これにより従来手法に比べて回路規模を大幅に削減することができた. |
| 抄録(英) | This article proposes a method for implementing a whole RTOS-based system as hardware using general-purpose high-level synthesizer. Muguruma has proposed a scheme where both all the tasks/handlers and all the RTOS functions are implemented as hardware. However, it assumes the use of a dedicated binary synthesizer, ACAP, where generated task modules have stall ports for suspending their execution and accesses to globally shared variables are realized as loads/stores using automatically generated addresses, which are not necessarily possible by general high-level synthesizers. This paper proposes a method where execution of tasks is controlled by allowing/disabling execution of service calls from the tasks, and code transformation using a wrapper class for shared variable accesses and functions within a function, to make general high-level synthesizers applicable to the full-hardware scheme. Based on the proposed methods, a hardware module for a reduced version of sample1 bundled with TOPPERS/ASP has been successfully implemented as hardware using Xilinx Vitis HLS, where the size of the resulting circuit was substantially smaller than that by the previous method. |
| キーワード(和) | リアルタイムシステム / RTOS / システム合成 / ハードウェアアクセラレータ / TOPPERS/ASP3 / 高位合成 |
| キーワード(英) | Real-Time Systems / RTOS / System Synthesis / Hardware Accelerator / TOPPERS/ASP3 / High-Level Synthesis |
| 資料番号 | VLD2021-51,CPSY2021-20,RECONF2021-59 |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | RECONF / VLD / CPSY / IPSJ-ARC / IPSJ-SLDM |
|---|---|
| 開催期間 | 2022/1/24(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 委員長氏名（和） | 佐野 健太郎(理研) / 小林 和淑(京都工繊大) / 鯉渕 道紘(NII) / 井上 弘士(九大) / 中村 祐一(NEC) |
| 委員長氏名（英） | Kentaro Sano(RIKEN) / Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Michihiro Koibuchi(NII) / Hiroshi Inoue(Kyushu Univ.) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 奈美子(NTT) / 中島 耕太(富士通研) / 津邑 公暁(名工大) |
| 副委員長氏名（英） | Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Minako Ikeda(NTT) / Kota Nakajima(Fujitsu Lab.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) |
| 幹事氏名（和） | 小林 悠記(NEC) / 中原 啓貴(東工大) / 兼本 大輔(大阪大学) / 宮村 信(NEC) / 井口 寧(北陸先端大) / 小川 周吾(日立) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
| 幹事氏名（英） | Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Yasushi Inoguchi(JAIST) / Shugo Ogawa(Hitachi) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Labs.) / Yohei Hasegawa(Toshiba Memory) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
| 幹事補佐氏名（和） | 竹村 幸尚(インテル) / 長名 保範(琉球大学) / / 小林 諒平(筑波大) / 宮島 敬明(明大) |
| 幹事補佐氏名（英） | Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / / Ryohei Kobayashi(Tsukuba Univ.) / Takaaki Miyajima(Meiji Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | RTOS利用システムの汎用高位合成系を用いたフルハードウェア化 |
| サブタイトル（和） | |
| タイトル（英） | Full Hardware Implementation of RTOS-Based Systems Using General-Purpose High-Level Synthesizer |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リアルタイムシステム / Real-Time Systems |
| キーワード(2)（和/英） | RTOS / RTOS |
| キーワード(3)（和/英） | システム合成 / System Synthesis |
| キーワード(4)（和/英） | ハードウェアアクセラレータ / Hardware Accelerator |
| キーワード(5)（和/英） | TOPPERS/ASP3 / TOPPERS/ASP3 |
| キーワード(6)（和/英） | 高位合成 / High-Level Synthesis |
| 第 1 著者 氏名（和/英） | 安堂 拓也 / Takuya Ando |
| 第 1 著者 所属（和/英） | 関西学院大学(略称：関西学院大) Kwansei Gakuin University(略称：Kwansei Gakuin Univ.) |
| 第 2 著者 氏名（和/英） | 石井 雄吾 / Yugo Ishii |
| 第 2 著者 所属（和/英） | 関西学院大学(略称：関西学院大) Kwansei Gakuin University(略称：Kwansei Gakuin Univ.) |
| 第 3 著者 氏名（和/英） | 石浦 菜岐佐 / Nagisa Ishiura |
| 第 3 著者 所属（和/英） | 関西学院大学(略称：関西学院大) Kwansei Gakuin University(略称：Kwansei Gakuin Univ.) |
| 第 4 著者 氏名（和/英） | 冨山 宏之 / Hiroyuki Tomiyama |
| 第 4 著者 所属（和/英） | 立命館大学(略称：立命館大) Ritsumeikan University(略称：Ritsumeikan Univ.) |
| 第 5 著者 氏名（和/英） | 神原 弘之 / Hiroyuki Kanbara |
| 第 5 著者 所属（和/英） | 京都高度技術研究所(略称：京都高度技研) Advanced Science, Technology & Management Research Institute of KYOTO(略称：ASTEM RI/KYOTO) |
| 発表年月日 | 2022-01-24 |
| 資料番号 | VLD2021-51,CPSY2021-20,RECONF2021-59 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | VLD-342,CPSY-343,RECONF-344 |
| ページ範囲 | pp.13-18(VLD), pp.13-18(CPSY), pp.13-18(RECONF), |
| ページ数 | 6 |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) |