| 講演名 | 2021-12-02 RISC-Vを用いた畳み込みニューラルネットワーク 大城 広輝(電通大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，畳み込みニューラルネットワーク(CNN : Convolutional Neural Network)のFPGA実装による研究が進められている．本稿では，RISC-V CPUに積和演算命令の追加及び近似乗算器の実装を提案する．提案回路では，従来のBaugh-Wooleyアルゴリズムによる符号付き乗算器の代わりにCPP乗算器を用いることで回路規模を削減している．また，乗算器の近似化を行うことで回路を簡素にしている．シミュレーション結果では，CNN全体の実行時間を28.6％削減し，乗算器の近似化により，全体の回路規模の削減と動作周波数の改善を行った． |
| 抄録(英) | |
| キーワード(和) | 畳み込みニューラルネットワーク / RISC-V / 近似乗算 |
| キーワード(英) | |
| 資料番号 | VLD2021-46,ICD2021-56,DC2021-52,RECONF2021-54 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/12/1(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 委員長氏名（和） | 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC) |
| 委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
| 副委員長氏名（英） | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
| 幹事氏名（英） | Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
| 幹事補佐氏名（和） | / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | RISC-Vを用いた畳み込みニューラルネットワーク |
| サブタイトル（和） | |
| タイトル（英） | Convolutional Neural Network using RISC-V |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 畳み込みニューラルネットワーク |
| キーワード(2)（和/英） | RISC-V |
| キーワード(3)（和/英） | 近似乗算 |
| 第 1 著者 氏名（和/英） | 大城 広輝 / Koki Oshiro |
| 第 1 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 発表年月日 | 2021-12-02 |
| 資料番号 | VLD2021-46,ICD2021-56,DC2021-52,RECONF2021-54 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | VLD-277,ICD-278,DC-279,RECONF-280 |
| ページ範囲 | pp.168-171(VLD), pp.168-171(ICD), pp.168-171(DC), pp.168-171(RECONF), |
| ページ数 | 4 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |