講演名 | 2021-12-02 FPGA向け乱数生成器の高位合成IP化設計と比較検討 淺海 悠人(立命館大), 泉 知論(立命館大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 自律移動システムのRRT経路計画など, 確率論的アルゴリズムがしばしば用いられる. 本稿ではFPGA上に確率論的アルゴリズムを実装するための, 乱数生成器の高位合成向けIP化設計を行う. 疑似乱数生成器として線型合同法(LCG), 線形帰還シフトレジスタ(LFSR), メルセンヌ・ツイスタ(MT)をとりあげる. 簡潔さ・再利用性と性能の両立を念頭においた記述で, 組込み向けデバイスZynq7010をターゲットとし, 250MHz動作でそれぞれ毎秒27.8M個, 500M個, 41.7M個の乱数を生成する. 回路規模ではLFSRは無視できるほど小さく, LCG, MTのFFとLUTは2%以下の使用量である. LCGはDSPブロック3個, MTはBRAM2個を使用する. また, 実機動作により回路規模、速度を確認した. |
抄録(英) | |
キーワード(和) | 乱数生成器 / 線形合同法 / 線形帰還シフトレジスタ / メルセンヌ・ツイスタ / 高位合成 / FPGA |
キーワード(英) | |
資料番号 | VLD2021-40,ICD2021-50,DC2021-46,RECONF2021-48 |
発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
研究会情報 | |
研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
---|---|
開催期間 | 2021/12/1(から2日開催) |
開催地(和) | オンライン開催 |
開催地(英) | Online |
テーマ(和) | デザインガイア2021 -VLSI設計の新しい大地- |
テーマ(英) | Design Gaia 2021 -New Field of VLSI Design- |
委員長氏名(和) | 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC) |
委員長氏名(英) | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC) |
副委員長氏名(和) | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
副委員長氏名(英) | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
幹事氏名(和) | 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
幹事氏名(英) | Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
幹事補佐氏名(和) | / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) |
幹事補佐氏名(英) | / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
---|---|
本文の言語 | JPN-ONLY |
タイトル(和) | FPGA向け乱数生成器の高位合成IP化設計と比較検討 |
サブタイトル(和) | |
タイトル(英) | |
サブタイトル(和) | |
キーワード(1)(和/英) | 乱数生成器 |
キーワード(2)(和/英) | 線形合同法 |
キーワード(3)(和/英) | 線形帰還シフトレジスタ |
キーワード(4)(和/英) | メルセンヌ・ツイスタ |
キーワード(5)(和/英) | 高位合成 |
キーワード(6)(和/英) | FPGA |
第 1 著者 氏名(和/英) | 淺海 悠人 / Yuto Asaumi |
第 1 著者 所属(和/英) | 立命館大学(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan Univ.) |
第 2 著者 氏名(和/英) | 泉 知論 / Tomonori Izumi |
第 2 著者 所属(和/英) | 立命館大学(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan Univ.) |
発表年月日 | 2021-12-02 |
資料番号 | VLD2021-40,ICD2021-50,DC2021-46,RECONF2021-48 |
巻番号(vol) | vol.121 |
号番号(no) | VLD-277,ICD-278,DC-279,RECONF-280 |
ページ範囲 | pp.133-138(VLD), pp.133-138(ICD), pp.133-138(DC), pp.133-138(RECONF), |
ページ数 | 6 |
発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |