講演名 2021-12-01
Sparsity-Gradientを用いた深層学習モデルの圧縮とVitis-AIへの実装
李 恒毅(立命館大), 岳 学彬(立命館大), 孟 林(立命館大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文は Sparsity-Gradientを用いたニューラルネットワークモデルのプルーニング手法を提案し、そして、Vitis AIを用いて、プルーニングされたモデルをXilinx FPGAに実装し、成功したことを報告する。実験結果から見ると、わずか1.2%の認識精度の低下に対して、深層学習モデルは約99.67%のパラメータと97.91%の浮動小数点演算の削減を実現できた。Vitis AIでの実装により、ターゲット深層学習モデルVGG13BNに対して、 推論過程が237.80 FLOPS/sに達成した。また、Vitis AIでの実行時間は4.21msとなり、単一スレッドでの実行において、プルーニングしない場合より10倍の速度向上を実現した。さらに、本論文はハードウェアの観点から、FPGA上での各層の実行時間、メモリ消費量などを徹底的に分析した。今後、本研究の知見を活かし、アクセラレータエンジンの高速化を図り、さまざまなFPGAでの実装を目指す。
抄録(英) The paper proposes a Sparsity-Gradient-Based layer-wise Pruning technique for compacting deep neural networks and accelerates the network by the Vitis AI on the Xilinx FPGA platform. The experimental results show that nearly 99.67% of parameters and 97.91% floating-point operations are pruned with only 1.2% accuracy decreased. With the support of Vitis AI, which offers a solution for adaptable and real-time AI inference acceleration, the pruned model is quantized and implemented on FPGA. The inference process achieves the throughput of 237.80 floating-point operations per second and running time of 4.21ms concerning VGG13BN, about 10× speedup compared with the original model at single-thread mode. The paper also makes an in-depth analysis of the efficiency and utilization of the inference implementation, including the layer-wise workloads, running time, memory consumption, and so on. With the comprehensive analysis of the model deployed on FPGA, we plan to make further efforts to design the acceleration engine on hardware level by utilizing the potential of FPGA.
キーワード(和) Sparsity-Gradient / ネットワークプルーニング / 深層学習 / Vitis-AI / FPGA
キーワード(英) Sparsity-Gradient / Pruning / Deep learning / Vitis-AI / FPGA
資料番号 VLD2021-22,ICD2021-32,DC2021-28,RECONF2021-30
発行日 2021-11-24 (VLD, ICD, DC, RECONF)

研究会情報
研究会 VLD / DC / RECONF / ICD / IPSJ-SLDM
開催期間 2021/12/1(から2日開催)
開催地(和) オンライン開催
開催地(英) Online
テーマ(和) デザインガイア2021 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2021 -New Field of VLSI Design-
委員長氏名(和) 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC)
委員長氏名(英) Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC)
副委員長氏名(和) 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大)
副委員長氏名(英) Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo)
幹事氏名(和) 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン)
幹事氏名(英) Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design)
幹事補佐氏名(和) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大)
幹事補佐氏名(英) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology
本文の言語 ENG-JTITLE
タイトル(和) Sparsity-Gradientを用いた深層学習モデルの圧縮とVitis-AIへの実装
サブタイトル(和)
タイトル(英) Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models
サブタイトル(和)
キーワード(1)(和/英) Sparsity-Gradient / Sparsity-Gradient
キーワード(2)(和/英) ネットワークプルーニング / Pruning
キーワード(3)(和/英) 深層学習 / Deep learning
キーワード(4)(和/英) Vitis-AI / Vitis-AI
キーワード(5)(和/英) FPGA / FPGA
第 1 著者 氏名(和/英) 李 恒毅 / Hengyi Li
第 1 著者 所属(和/英) 立命館大学(略称:立命館大)
Ritsumeikan University(略称:Ritsumeikan Univ.)
第 2 著者 氏名(和/英) 岳 学彬 / Xuebin Yue
第 2 著者 所属(和/英) 立命館大学(略称:立命館大)
Ritsumeikan University(略称:Ritsumeikan Univ.)
第 3 著者 氏名(和/英) 孟 林 / Lin Meng
第 3 著者 所属(和/英) 立命館大学(略称:立命館大)
Ritsumeikan University(略称:Ritsumeikan Univ.)
発表年月日 2021-12-01
資料番号 VLD2021-22,ICD2021-32,DC2021-28,RECONF2021-30
巻番号(vol) vol.121
号番号(no) VLD-277,ICD-278,DC-279,RECONF-280
ページ範囲 pp.31-36(VLD), pp.31-36(ICD), pp.31-36(DC), pp.31-36(RECONF),
ページ数 6
発行日 2021-11-24 (VLD, ICD, DC, RECONF)