講演名 2021-12-02
マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装
清水 智貴(慶大), 伊藤 光平(慶大), 飯塚 健介(慶大), 弘中 和衛(慶大), 天野 英晴(慶大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 現在我々が開発しているマルチFPGA システム、Flow-in-Cloud(FiC) システムは複数の中規模なFPGAを高速シリアルリンクで直接相互接続し、省電力と高演算性能を両立する。このFiC システムは、無線網基地局上に設置されたサーバにエッジデバイスの演算をオフロードするMulti-Access Edge Computing(MEC) への利用が期待されている。MEC におけるタイミングクリティカルなジョブに対応するため、FiC では遅延とバンド幅が予測可能なStatic Time Division Multiplexing(STDM) 方式をFPGA 間の結合網に用いているが、この方式は各リンクの利用率が低下し、通信レイテンシが大きくなるという問題が存在する。これを解決するため、低優先度のパケットスイッチ方式と高優先度のSTDM 方式を併用するハイブリッドルータを各FPGA 上に実装することで、タイミングクリティカルなジョブの通信QoS を保証しつつ各リンクをベストエフォートに使用できる。しかし、パケットスイッチ方式によるネットワーク利用が十分でない限りSTDM を割り当てられたタイミングクリティカルなジョブは依然としてリンクを十分に利用できない。本研究では,ハイブリッドルータのバッファ使用量を指標としてネットワーク負荷を監視し、タイミングクリティカルなジョブの通信方式を動的に切り替えるアルゴリズムを提案する。この手法を用いることで,タイミングクリティカルなジョブはネットワーク負荷が高い場合は高い通信優先度によりQoS を保証するSTDM 方式を利用し、ネットワーク負荷が低い場合はベストエフォートなパケットスイッチ方式を利用することが可能となる。評価は24 台からなる実機FPGA クラスタ上で行われ、特に実アプリケーションであるCG 法においてネットワーク負荷を様々に変化させた場合、動的な切り替え手法は特に輻輳時、パケットスイッチ方式に対し実行時間を24.6%高速化した。
抄録(英) We are currently developing a multi-FPGA system, Flow-in-Cloud (FiC) system. FiC directly interconnects multiple middle-class FPGAs using high-speed serial links and achieves both low power consumption and high computing performance. FiC is expected to be used in Multi-Access Edge Computing (MEC), which executes the specific computation of edge devices on the servers installed on a wireless network base station. To handle timing-critical jobs in MEC, FiC uses Static Time Division Multiplexing (STDM) network, which has predictable communication latency and throughput, for the interconnection network between FPGAs. However, STDM has a problem that each link utilization decreases and communication latency increases. To solve this problem, we implemented a hybrid router that combines the low priority packet switching and high priority STDM on each FPGA. Therefore, users can use simultaneously QoS guarantee on the timing-critical jobs and best-effort communication for other jobs. However, if packet switching traffic does not use each link sufficiently, timing-critical jobs assigned STDM cannot fully utilize each link. In this research, we propose the dynamic switching algorithm of the communication way of the timing-critical traffic from packet switching to STDM by monitoring the buffer utilization of each hybrid router as network congestion metrics. By using this algorithm, timing-critical jobs can switch packet switching with best-effort and STDM with guaranteed QoS dynamically according to the network load. The evaluation is done on the 24 FPGA boards cluster and the proposed method is up to 24.6% faster than the packet switching method on the execution time of the CG method with various network loads.
キーワード(和) FPGA / マルチFPGAシステム / 相互結合網 / 並列計算機ネットワーク / パケットスイッチ / STDM
キーワード(英) FPGA / Multi-FPGA System / Interconecction Network / Network on Parellel Computers / Packet Switching / STDM
資料番号 VLD2021-36,ICD2021-46,DC2021-42,RECONF2021-44
発行日 2021-11-24 (VLD, ICD, DC, RECONF)

研究会情報
研究会 VLD / DC / RECONF / ICD / IPSJ-SLDM
開催期間 2021/12/1(から2日開催)
開催地(和) オンライン開催
開催地(英) Online
テーマ(和) デザインガイア2021 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2021 -New Field of VLSI Design-
委員長氏名(和) 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC)
委員長氏名(英) Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC)
副委員長氏名(和) 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大)
副委員長氏名(英) Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo)
幹事氏名(和) 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン)
幹事氏名(英) Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design)
幹事補佐氏名(和) / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大)
幹事補佐氏名(英) / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology
本文の言語 JPN
タイトル(和) マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装
サブタイトル(和)
タイトル(英) The Implementation of a Hybrid Router with Dynamic Communication Priority Changes on a Multi-FPGA System
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) マルチFPGAシステム / Multi-FPGA System
キーワード(3)(和/英) 相互結合網 / Interconecction Network
キーワード(4)(和/英) 並列計算機ネットワーク / Network on Parellel Computers
キーワード(5)(和/英) パケットスイッチ / Packet Switching
キーワード(6)(和/英) STDM / STDM
第 1 著者 氏名(和/英) 清水 智貴 / Tomoki Shimizu
第 1 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 2 著者 氏名(和/英) 伊藤 光平 / Kohei Ito
第 2 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 3 著者 氏名(和/英) 飯塚 健介 / Kensuke Iizuka
第 3 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 4 著者 氏名(和/英) 弘中 和衛 / Kazuei Hironaka
第 4 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 5 著者 氏名(和/英) 天野 英晴 / Hideharu Amano
第 5 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
発表年月日 2021-12-02
資料番号 VLD2021-36,ICD2021-46,DC2021-42,RECONF2021-44
巻番号(vol) vol.121
号番号(no) VLD-277,ICD-278,DC-279,RECONF-280
ページ範囲 pp.111-116(VLD), pp.111-116(ICD), pp.111-116(DC), pp.111-116(RECONF),
ページ数 6
発行日 2021-11-24 (VLD, ICD, DC, RECONF)