| 講演名 | 2021-12-01 不揮発性FFを用いたマルチコンテキストCGRA 亀井 愛佳(慶大), 小島 拓也(慶大), 天野 英晴(慶大), 横山 大輝(芝浦工大), 宮内 陽里(芝浦工大), 宇佐美 公良(芝浦工大), 平賀 啓三(ソニーセミコンダクタソリューションズ), 鈴木 健太(ソニーセミコンダクタソリューションズ), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，バッテリー駆動のエッジデバイスでは計算性能と並びアイドル時の省電力性能が重要視される．またIoT 端末に高頻度の間欠動作を要求するアプリケーションも多い．NVCMA/MC（non-volatile cool mega array with multi-context) はこうした要求を満たすために，磁気トンネル接合(MTJ) を記憶素子とする不揮発性フリップフロップ(NVFF) を持ち，パワーゲーティング(PG) によりリーク電力を削減する粗粒度再構成可能なアクセラレータである．従来のNVCMA を発展させ，演算アレイの拡大及びパイプラインレジスタの挿入によって性能-電力間トレードオフの最適化を容易にした．またマルチコンテキストを導入し，タスク切替え時に効果的にPG制御を行うことでNVFFの利点を最大限に発揮させることを目指した．40nm MTJ/MOS ハイブリッドプロセス技術を用いて実装したチップ評価では，MTJへの書き込み動作を35ns，140nsという時間で2回に分けて実行することで書き込みエネルギーを最大65%削減できることがわかった．さらに複数タスクのコンフィグレーションデータを保持して間欠的に動作するアプリケーションにおいて，おおよそ3μsという短い時間間隔で稼働／休止を繰り替えす場合でも，PGによるエネルギー削減効果を得られることが示された． |
| 抄録(英) | IoT and edge-computing have been attracting much attention and demands for power efficiency as well as high performance for battery-driven devices has been increasing. Many IoT applications requires edge-devices to operate intermittently at a high frequent manner yet exhausting leakage power even on standby period. Newly proposed non-volatile cool mega array with multi-context (NVCMA/MC) ? one of low-power oriented coarse-grained reconfigurable accelerators ? has a non-volatile flip-flop (NVFF) with magnetic tunnel junction (MTJ) and supports power gating (PG) to reduce leakage power efficiently. NVCMA/MC is an extended version of the conventional NVCMA and facilitates the optimization of the trade-off between power and performance by enlarging the processing element (PE) array and inserting pipeline registers between each row of the PE. Newly added multi-context memories which perform task-level reconfiguration can take advantage of NVFF by efficient runtime PG. Evaluation of real chips implemented with 40nm MTJ/MOS hybrid process technology demonstrates that 65% of store energy is reduced by dividing store operation into two steps ? 35 ns of short store and 140 ns of long store. With multi-context power gating, we also found that applications that run intermittently for intervals as short as around 3μs can benefit from the PG effect. |
| キーワード(和) | CGRA / 粗粒度再構成可能アーキテクチャ / 不揮発性メモリ / 磁気トンネル接合 / パワーゲーティング |
| キーワード(英) | CGRA / coarse-grained reconfigurable architecture / nonvolatile memory / magnetic tunnel junction / power gating |
| 資料番号 | VLD2021-20,ICD2021-30,DC2021-26,RECONF2021-28 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / RECONF / ICD / IPSJ-SLDM |
|---|---|
| 開催期間 | 2021/12/1(から2日開催) |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 委員長氏名（和） | 小林 和淑(京都工繊大) / 高橋 寛(愛媛大) / 佐野 健太郎(理研) / 高橋 真史(キオクシア) / 中村 祐一(NEC) |
| 委員長氏名（英） | Kazutoshi Kobayashi(Kyoto Inst. of Tech.) / Hiroshi Takahashi(Ehime Univ.) / Kentaro Sano(RIKEN) / Masafumi Takahashi(Kioxia) / Yuichi Nakamura(NEC) |
| 副委員長氏名（和） | 池田 奈美子(NTT) / 土屋 達弘(阪大) / 山口 佳樹(筑波大) / 泉 知論(立命館大) / 池田 誠(東大) |
| 副委員長氏名（英） | Minako Ikeda(NTT) / Tatsuhiro Tsuchiya(Osaka Univ.) / Yoshiki Yamaguchi(Tsukuba Univ.) / Tomonori Izumi(Ritsumeikan Univ.) / Makoto Ikeda(Univ. of Tokyo) |
| 幹事氏名（和） | 兼本 大輔(大阪大学) / 宮村 信(NEC) / 新井 雅之(日大) / 難波 一輝(千葉大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 廣瀬 哲也(阪大) / 新居 浩二(TSMCデザインテクノロジージャパン) / 瀬戸 謙修(東京都市大) / 川村 一志(東工大) / 廣本 正之(富士通) / 細田 浩希(ソニーLSIデザイン) |
| 幹事氏名（英） | Daisuke Kanemoto(Osaka Univ.) / Makoto Miyamura(NEC) / Masayuki Arai(Nihon Univ.) / Kazuteru Namba(Chiba Univ.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Tetsuya Hirose(Osaka Univ.) / Koji Nii(TSMC) / Kenshu Seto(Tokyo City Univ.) / Kazushi Kawamura(Tokyo Inst. of Tech.) / Masayuki Hiromoto(Fujitsu) / Hiroki Hosoda(Sony LSI Design) |
| 幹事補佐氏名（和） | / / 竹村 幸尚(インテル) / 長名 保範(琉球大学) / 宮地 幸祐(信州大) / 吉原 義昭(キオクシア) / 久保木 猛(九大) |
| 幹事補佐氏名（英） | / / Yukitaka Takemura(INTEL) / Yasunori Osana(Ryukyu Univ.) / Kosuke Miyaji(Shinshu Univ.) / Yoshiaki Yoshihara(キオクシア) / Takeshi Kuboki(Kyushu Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Special Interest Group on System and LSI Design Methodology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 不揮発性FFを用いたマルチコンテキストCGRA |
| サブタイトル（和） | |
| タイトル（英） | Energy saving in a multi-context coarse grained reconfigurable array with non-volatile flip-flops |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CGRA / CGRA |
| キーワード(2)（和/英） | 粗粒度再構成可能アーキテクチャ / coarse-grained reconfigurable architecture |
| キーワード(3)（和/英） | 不揮発性メモリ / nonvolatile memory |
| キーワード(4)（和/英） | 磁気トンネル接合 / magnetic tunnel junction |
| キーワード(5)（和/英） | パワーゲーティング / power gating |
| 第 1 著者 氏名（和/英） | 亀井 愛佳 / Aika Kamei |
| 第 1 著者 所属（和/英） | 慶応義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 2 著者 氏名（和/英） | 小島 拓也 / Takuya Kojima |
| 第 2 著者 所属（和/英） | 慶応義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 3 著者 氏名（和/英） | 天野 英晴 / Hideharu Amano |
| 第 3 著者 所属（和/英） | 慶応義塾大学(略称：慶大) Keio University(略称：Keio Univ.) |
| 第 4 著者 氏名（和/英） | 横山 大輝 / Daiki Yokoyama |
| 第 4 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 5 著者 氏名（和/英） | 宮内 陽里 / Hisato Miyauchi |
| 第 5 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 6 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 6 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 7 著者 氏名（和/英） | 平賀 啓三 / Keizo Hiraga |
| 第 7 著者 所属（和/英） | ソニーセミコンダクタソリューソンズ(略称：ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions(略称：SSS) |
| 第 8 著者 氏名（和/英） | 鈴木 健太 / Kenta Suzuki |
| 第 8 著者 所属（和/英） | ソニーセミコンダクタソリューソンズ(略称：ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions(略称：SSS) |
| 発表年月日 | 2021-12-01 |
| 資料番号 | VLD2021-20,ICD2021-30,DC2021-26,RECONF2021-28 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | VLD-277,ICD-278,DC-279,RECONF-280 |
| ページ範囲 | pp.19-24(VLD), pp.19-24(ICD), pp.19-24(DC), pp.19-24(RECONF), |
| ページ数 | 6 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |